|
|
1，pcb上的阻抗怎么控制？
0 h9 x" S+ z! U2 {5 W, XSI9000计算一次就全知道，楼上的基本都正确，还需要考虑微带线的表面绿油和是否包地。" X$ ^+ ]5 b E! v! k0 R
2，信号线的传输速率是多少？
% y' e9 m# Y ~' E l7 ^" Q公式： Er^0.5*光速。
, _# ~# _3 h: j6 j6 `" c3，CMOS器件输入管脚在电路中要如何处理？为什么？
+ k- \$ b7 O6 h1 k" R接上拉或者下拉电阻，输入高阻，同时需要旁路电容。注意栓锁问题和静电防护。* r' w1 l2 z3 J9 r% P/ @
4，TTL电路不能直接驱动CMOS电路的原因是什么？+ ^) B( V( @$ B8 w
TTL跟CMOS定义高低电平不同，其容错能力不同。另外，TTL是固定的高低阈值，CMOS根据VCC的不同，高低阈值不同。
2 g& `) x; T# ~9 {3 S% T5，较长的时钟信号要走带状线的原因是什么？1 r2 C) ?" e# j4 d+ l6 w- ]6 c
主要是EMI，CLK信号是强干扰源。正解是源端预留滤波电路，然后直接过孔走带状线。+ X* a9 C# W, @
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。 1 |5 R2 t+ J( @1 U* M
首先拓扑形式：改良性T形走线。中间要T点，两两菊花链，对称
2 [' J" [* D/ f& w7 [, @' e! p末端匹配靠近两两中间的T点，时钟匹配靠近DDR
$ J2 J T) Q; y0 ]两两的STUB等长，公用部分要大于分支，最好能2倍以上。
9 ]$ e/ i0 G: Q+ b) I( Z其实最好走菊花链和FLY-BY，但是和SOC厂商沟通，很多SOC在对DDR的读写的时候不支持FLY-BY模式。
. G9 x$ Y* \0 L y! L5 h
0 m6 Z; o T S/ |5 _, u7，ODT信号有什么作用？layout应如何处理？ j2 A; p W1 h) o* z
ODT：1，相当于一个末端匹配 2，给数据线数据传输的时候提供瞬间电流（这里的电流分正负） 3，减少DV、DT的大小，从而达到调整内存颗粒的CL等参数。等长，尽量短。
6 i8 o- e/ a2 Z6 ~8 G8，VTT和VREF是否能共用？为什么？! _4 O3 Z, F ~) r- }$ i, {
不可以。VTT是上拉电源，在DDR读写数据的时候，其瞬间电流的突变严重从而导致VTT上有很大的纹波。 而VREF是电子开关的参考电平，要求相当高，尽量做到1%的误差。所以要远离。并有隔离器件。
) u2 c+ m4 [3 @$ g% P9，DDR3的最高工作频率是多少？
. Q5 j( k+ p& @9 O 3G。这玩意是一直突破的。车载很少超过1033，PAD等很少超过1600，只有那种台式内存条会做到很高。
: k( d$ v4 U' e5 y. d10，多片DDR3为什么优先走fly-by拓扑？
0 J ]5 h% [% J# m6 |这个需要从FLY-BY的拓扑定义上来：FLY-BY首先STUB很短，很多甚至是在焊盘上直接打孔，保证其信号的阻抗、分支长度、外部干扰的一致性；然后能保证同一DDR上所有地址、时钟、控制信号线都能做到严格等长，所有信号的延迟都一致；最后只有FLY-BY的拓扑形式才能挂到8片DDR。
- w* Y& C0 u$ `+ }
9 X: M/ M3 w0 q& y9 Y, H; {* y2 f' a. J; `( R7 R
这东西不是单纯的PCB工程师了，很多都需要根据SI和PI的知识。我的回答也只能代表自身的一些理解，很多也只是一知半解，涉及的东西太多了。
5 o. N K' D8 T1 ~# f1 n: x3 u同时请大神指正。 |
|
楼主: jimmy
[复制链接]
/1 
发表于 2014-12-7 23:04
我只是打酱油的
，加油！！
