一个DC-DC电源转换，纹波有点大，传上原理图和PCB图，请大家斧正。

yss6746

新手学习了

ann_wz

超級狗 发表于 2013-6-1 19:54
兄台也不用客氣啦！以前有人上傳 PCB 圖請求 Review 協助，但因為這工作需要心無旁鶩且較耗費時間，過去 ...

) }. y$ Q( |1 J( t* s1 b师傅牛逼

ann_wz

超級狗 发表于 2013-6-1 10:05
- {, D8 u: S% q1 @% e100mV 的紋波（Ripple）對數字線路應該沒什麼問題，對模擬線路就看情況了，有的線路很敏感需要更低。但芯片 ...

敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的地会不会彼此相互干扰呢，，我理解降压dcdc电路的输入电容哪随着mos管打开关闭，应该是有较大的脉冲电流电压的，对不，而输出电容哪里应该是相对纹波较小的直流，，，师傅对不对

fallen

ann_wz 发表于 2015-5-28 19:56
敢问师傅，本公司某些人才，要求输入电容跟输出电容的必须要共地，我想问一下，输入电容的地跟输出电容的 ...

你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
$ W2 S% T7 J8 `! B  g( p" x这里主要是考虑两个环路：
$ g, I/ U0 K6 T( p9 z! m0 v1 打开MOS管，CIN-MOSFET-LOUT-COUT-GND-CIN
0 ]$ n) t. F5 I% X' P" j2 关闭MOS管，LOUT-COUT-GND-DIODES/MOSFET-LOUT
0 h# {, j' w, \PWM使得MOS的开关和闭合，导致环路缩放，这样会引起辐射，缩放的比例减小可以减小辐射。


+ Q7 k- E3 K- @; U

ann_wz

fallen 发表于 2015-5-28 20:17
你们公司的人才说的对，输入和输出的电容必须共地，而且要靠的很近。
$ l$ V. o: ?0 _- j这里主要是考虑两个环路：
3 I3 T: N9 P; k' I1 打开 ...

我一直对于回路面积的计算很不解，，有资料说器件放一排，从地平面回流，这样面积最小了，fallen大师，对于回路面积的计算，能不能举个例子说明一下那样布局会回路最小，如果在把开关器件放在同一面（不一定回路最小）与为了回路最小把开关器件放两面，在输入输出，或者sw点处打过孔，这两种选择应该那种更好

fallen

小功率的电源，可以参考图片
4 Y$ P9 m2 C2 E3 o9 k另外你说的外挂MOS的没有实际操作过，如果你有，可以上传一下，实际来个操作。
) R, k7 z# g5 C: ]

james_zhangwk

这个layout是有点问题的。

weihuaping118

超級狗 发表于 2013-6-2 12:05
快變成牌位被供起來了，哪天要被裁員都不知道。
4 ]5 _7 b1 m5 S* b  b1 E9 [
- A  [1 |- _$ a  d5 d  w{:soso_e110:}

  c% l- ?6 u/ K6 v狗大：您多慮啦！眾多兩岸以及國際的幫粉絲挺你.

霹雳风雷

牛掰，学习了

bingshuihuo

james_zhangwk 发表于 2015-6-5 15:33
/ t( m5 y7 p* y% _$ [( U这个layout是有点问题的。

  n7 A# ^7 y" N! F% v. R什么问题啊  你直接指出啊
2 H; f% r% S& x0 r0 o5 `! H* N8 S: p

james_zhangwk

我们正常在DC-DC做layout的时候，要讲究开关回路最短，目的就是减小环路的路径。比如CIN和COUT的gnd和芯片的PGND构成的整个回路们必须要做到最短路劲，并且FB的走线需要避开这个开关回路，否则很容易受到干扰，我们再做DC-DC demo board时就特别注意这样的处理，这个芯片还分AGND，那么这个回路就尽量在PGND的管教地方做到工地。0欧姆和磁珠都是可以的。上面这些说起来很容易，要很好的研究demo board的设计，这方面都是考虑很久之后才去这样走线的。

sushouchai@sina

学习了

kevin2512

这个。。。要考虑的因素这么多？

zhanglin880126

学习了，同步整流

蚂蚁乱舞

斧正用在这里不合适