|
|
今晚膜拜了一下各位大大们的作品，在一天之内完成板子的确很牛，我等晚辈佩服之极，不过大赛完了，尘埃落定之后，晚辈在研习各位大大的板子时发现了一些问题，大致列举如下，先声明，晚辈只是看到板子就联想到了自己平时常犯的一些错误，对各位大大膜拜的同时也把一些问题写了写来，跟大家交流一下，同时也确认一下自己的那些认识是不是全部都是正确的，晚辈绝对不敢对各位大大不敬，认识不到位的地方还请大家多多批评我，那样我才能更好的进步。。。
( C$ Z+ N0 B3 u) U5 s一、罗老大的板子$ L) b0 J# v. m. b
1.16版本的allegro有模块复用功能，每个DDR颗粒都可以做的一模一样，在DDR颗粒间串联的地址线我们让它尽量保持一致，控到1mil内，我们只在BGA和与BGA相连的第一个DDR颗粒之间绕线好一点呢？ G; k3 G, R. H& h8 W5 D
2.0402的电容不铺铜，用一根12mil的线接是不是会更好一点呢？. D0 \/ R/ T5 @( n1 l6 Q, V6 p k
3.PCb板上有多个地平面时，是否在打孔换层处加地孔好一点呢？
( V( ?, |$ E/ N- W% C0 p2 A4.差分对内那样做两根差分线已经不耦合了吧？7 Q9 b6 J( k5 ]6 `
5.在实际设计过程中，PCB板上的八角电容，除了放到BGA里面的，为了保证焊接质量，剩下的还改成正常形式的封装是否会更好些呢？, T) x8 @& p$ h$ p
6.PCB板上的同名网络开关没打开，个人觉得那个还是有必要的吧？孔打到同网络的pin上去了都不报错6 }1 [1 G5 L: s, L
7.还有pindelay开关，抛开这个板子，我们通常再设计时，为了保险起见，不管有没有pindelay提前打开它比较好一点吧？万一有pindelay将来等长岂不是白做？! f. H( [1 c( C6 w
8.罗老大大约在-510.000 3255.000处也就是DM2_DDR0_A13的那根线的拐角只有3.415mil，个人觉得拐角的长度是不是有点小啊？快成直角了' n# b0 m& \7 j& k8 B2 C
9.c82、c84、c85也就是DDR附近的那几个大电容的地和PCB表层铺的地铜直接相连了，我觉得那样会不会把板外的干扰引出板内的地平面呢？/ e& [, H7 |% ]" S5 ]2 P
10.我觉得整板在板边做一圈不闭合的“法拉第电笼”是不是更好呢？4 Y8 C2 F' Z( b
11.罗老大的速度好快啊，不光丝印已经调好了，连光绘设置都弄好了，不过有点小瑕疵就是U6、U7的一脚标示上到别的器件上去了; u* o! X1 Y7 a* D- U; n
12.罗老大的坐标原点好像不在PCB板边的四个角落上，做标注时只能做绝对的了吧？相对的不太好做诶
& V4 i4 @8 r3 Y5 d3 A. E+ W4 \6 y% v% K" p
$ t9 T3 D+ f/ u6 Q5 h( I; `+ N
二、李工的板子
7 C }; ~3 `, f# m2 P3 G1.DM2_DDR0_D7、DM2_DDR0_DQM0表层BGA处的线是一段一段的，是用推挤走线造成的吗？个人觉得修一下比较好吧？
" O8 E5 ]8 N; _& Q! O2.李工的走线、等长都做的很漂亮，可是个人觉得表层和内层的速率是不一样的，在表层绕线太多是不是不太好呢？
4 P: V8 e- [- T/ r3.个人觉得李工的BGA那里的特殊区域做的有点大了吧？正常线宽是5.5，特殊区域里面是3.5，从BGA里出特殊区域时线宽会发生变化，为了保证阻抗连续，我们是不是也应该尽量保证线宽一致呢？; a& y7 t: o0 y4 h+ K k B: C3 `
4.李工的板子上470.00 1180.00处的那个GND via，铜皮只包住了一半
$ H9 o/ P# E. K/ ] s1 r0 T2 Z5.李工的板子没做package keepin ,而且李工的route keepin的airgap是20mil，冠军的罗老大的airgap是30mil，同一个公司咋会有两种规范呢？
; a8 q2 G6 ?2 B, D# J5 c6 n# p0 t6.李工的BGA中电源地有好多共孔的，就目前的BGA看我觉得没有必要共孔了吧？
5 x& n k- d6 b- D/ h) ?7.U2中的R1、R2连接的是clk差分对，底层我觉得尽量走成差分形式比较好吧？
9 q/ `0 w9 k$ u" _8.C155、C156两端的热容量不一致，不知道加工时会不会产生立碑效应
5 r( R7 u& `& A9.大约在840.00 470.00处两个铜皮是不是离得太近了啊？空气间距只有5mil，而且一个是12V，一个是地应该更不好吧？! [2 B! |# j4 L5 ?, O( r& e
10.李工的几个DDR颗粒布局布线好像做的不太一样诶，用模块复用可以做的一样的% a$ b# w' \' ^+ N/ C
11.李工好多0402的电容都是丝印压丝印的，好像不太好吧？/ T' S3 C' d1 A# ?6 s
12李工好多0402的电容都是直接铺铜皮的，若是铺铜的话，在pin左右两侧各挖两个小窗比较好吧？% w6 Y- [7 ~$ M
13李工c120、C129的电容1.5V和GND分别只打了一个via，好像太少了吧？5 _# L. d" Y, I* _- ]/ ?" F
) i/ a; }. n4 D: D# p
3 }/ @4 |+ G# o/ t三、李鹍GG的板子
! H" T# j: |; d1.C133、C134、C140、C141，热容量不一致，生产时会产生立碑的吧？$ ^3 S7 y% ^6 Z
2.BGA周围至少3mm是禁布同层器件的吧？好多离BGA太近了
9 u+ Q# z3 ^+ S1 X- e& k& t3DDR的数据线要同组同层的吧？李鹍GG的DM2_DDR0_D17、DM2_DDR0_D19走在了表层，其它的走在内层，而且DQS走在表层，其它在内层，内外层速率都不一样，这样做应该不太好吧？1 c. M: d) W" P# Y- ]# W$ }4 G" g
4.李鹍GG的器件禁布没做哦
0 F1 {2 `4 c0 Z e" \5.J1是通孔器件，最好十字花连吧？% \. [% j$ N d; C8 d! }
6.# b& k2 _% h% r
就目前的走线情况来看，李鹍GG要是做等长的话，压力会很大啊
$ k- L3 M$ k$ [$ q" s: w% E7.不知道别的地方什么要求，反正我们老大要求我们clk等关键信号全走内层，要同组同层，李鹍GG的clk全走在表层，好多线走在内层，这个好像时序上不太好；
% D3 k; U" g' ?0 T7 v5 t8.还有我发现三位老大的板子上都没有光学定位点，PCB板上应该有成“L”形的ID board的吧？ |
|
楼主: dqd7411
[复制链接]
/1 
发表于 2012-12-21 15:52
