|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。2 g9 U+ J1 L8 ?9 V X' `. z
5 ^+ W+ ]) w: P0 n$ @. ^5 ]: I先来看下冠军的作品9 s* `' W/ \. E
1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。6 e( O. O6 L* y$ k. {1 p! a
% d5 c* d: R% }5 z
% [% |6 h+ W$ u9 r+ P, M1 M! y2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。3 ^( a- e. o$ o" m1 _
4 S4 J/ T3 Z* P7 ~0 s0 O
5 l. `( C2 o; A
3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。
0 F" @, X5 h. b# p+ ^# O7 A
- P2 x! W( H6 o A- }
* B% j C9 o6 ~2 I1 G" F4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。
6 n; ?- ~* T1 l% m
# d$ Y/ }' E% ?3 d( B; e# ]* Q
, W* W2 t+ L" l: ^9 I6 C, V! H+ a: `
5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!. ?/ E, c: v7 o( G8 f3 k
& x# B$ a* J& G# V- D3 w! N
/ M+ r" C8 o5 k6 j7 S
6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。
, e5 B2 O" X3 }# o# ?! h" G
5 Z ^/ ?# n; ]% X6 J
! ?4 W% X2 }2 |$ _, e下面来看下亚军的作品; D" m a/ b6 B: i$ ^
1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。* }; M& [" [+ ^4 y Q- v
; ^5 j8 j. k2 d }7 T
7 q( o F/ k, O( E% \+ M
2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。
0 B- \8 Q( A0 ]* h& S( R: l
' I6 z7 c+ j% \7 }7 C7 b( k" g4 \
; X% ]( M/ |. O2 l3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。& f3 C/ a5 A. s; e& a) i& u. F: Z% y9 W
# [% y5 F5 X7 R" u1 b# K: j- N3 R: a* @) }+ D2 t4 e
下面再来看下季军的作品# v. a% ~- I5 t
1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。 |6 k: e( t( a/ @# Z H( \, X+ p1 s) f$ u
' \6 ]6 b9 s: G2 }7 K
( v) u: N6 f1 g3 ~; s0 V2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。
. S' Z& P/ _1 a+ M9 f. \. S
; T& n: d# j2 v- {4 j8 F% E$ l
" _+ ?+ z5 }- n" L( L5 P8 t3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。( \4 a! S& d$ u
; B9 Y! Y) l$ n. r4 \4 ?( v% E
5 G' u& p( n& s% E o4 f' D( }4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。
; r! f6 _2 r2 ]% i' k; t
" J1 b0 `6 n; }5 d
4 Z" H$ {% a( J$ P5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。
* n5 K" {. ]. B; m- ^0 f3 c
) }7 I& ?, M1 t; ~- M
往下看VTT部分的供电吧!
8 G% E. _+ C, f% d' oU7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。
% n1 `# r8 T z: r
1 w F$ ?* z0 T+ |% P# R1 J$ s再来看DDR3REF。
: c( b+ \, N- M) M# q2 `" fREF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。
, n) E) o- P/ w& v; p$ ~
1 d4 x" f2 e* j; o# m |
评分
-
查看全部评分
|
楼主: dqd7411
[复制链接]
/1 
发表于 2012-12-18 17:33
发表于 2012-12-18 17:53
