|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。
8 a4 P% x+ P* z2 J3 c2 R# r
_+ P1 @9 d+ }# T8 T+ p3 f先来看下冠军的作品' [& J( W' l0 e' v( h
1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。
6 U# c3 A6 R' E
* l0 L+ l# l5 @, j; D
7 e2 i4 L. f4 t2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。' b9 L) J* b1 P
0 E! F$ P9 H# B' y9 G2 H6 D1 ~
- v# H4 v8 @& N7 f' m9 j( L9 N3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。2 {8 @7 g' C; @& Y7 T1 x
+ D* {# F+ h+ h) ]0 V. u! ]
9 ^4 L% R8 f2 }* O4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。) F% H6 b& S: W6 q
# y7 m5 ?- c+ a0 ~9 t6 O
Y. S. p# r) U
5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!
4 u( Z- R9 s1 Y' @# J
; n: q5 Q: s+ b* t6 V* e! i" l0 R- w, B! h5 f! @4 ^* i
6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。' C5 t9 i6 Q( {3 ^4 K: z9 p' D
0 b' z8 J' ^6 p! O' [5 p
* _) a: G9 j' @- _: N" D7 P, A/ Y下面来看下亚军的作品8 b* \% B% F! ?' [
1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。
5 @' C' P7 \/ H$ ]6 `
- p2 g- [4 V: ^
; C p8 p+ B# w% T d0 H2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。# g t2 g* D6 Q: ` X0 c
0 X$ W; e/ \# a2 W9 t
# F: C5 y" |9 Y# n( W( P: [5 J3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。
5 ?; W( B4 H3 i9 r
- t3 I% ~' x- t" w6 S3 g( \0 k1 X5 {/ K G, R
下面再来看下季军的作品6 a5 X- o! e/ i+ X8 l
1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。" [/ Y0 Y1 O, \
& L4 f5 f9 g' P. B9 p0 } O9 q" u
+ q# Q; h# p2 f: O0 u
2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。
/ y( [' l3 K6 Q( D6 A
( V `# b# t' H7 y: P
' I4 T# _, s0 E6 z( O2 d1 P
3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。: F: I4 a4 [& }4 t) A7 D! A' @
7 L0 D) U/ ^ Q2 A1 c N3 g
. B# |. c+ [% ^8 @& N; j9 K4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。! D" F# _6 W6 v n0 g5 a" w
1 ?. Z9 Q' A9 [* q9 h4 u5 s
x* \& [2 n2 H, ^6 b- A a6 I5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。 t: g0 }% `, M; x5 _
+ x' c; Y% r- G0 C$ h往下看VTT部分的供电吧!! J K0 u0 K' ]6 W4 P* h
U7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。
N5 l( ^7 Y9 w+ g# z
6 p) U* H4 W5 {: t* L再来看DDR3REF。
! P6 }. x9 Q5 V$ GREF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。
6 X6 @8 Q6 R+ r. `6 @
- c# ?' b/ L/ T6 n7 m$ x
|
评分
-
查看全部评分
|
楼主: dqd7411
[复制链接]
/1 
发表于 2012-12-18 17:33
发表于 2012-12-18 17:53
