发个DDR3布线

wangjing · 发表于 2012-11-7 11:52

hlj168 发表于 2012-11-7 11:44 7 z8 R/ F* _9 n; k7 S# |1 x
楼主，你Y的，这文件是我司要求你司PCB设计，是机密文件，你就拿来这里参展，炫耀！我向你司市场经理投诉你 ...

炫耀？我有什么好炫耀的，这本来就是大家交流知识的平台，你是嫉妒吧，自己不会画。别丫的丫的的，你北京人你了不起啊？是我炫耀还是你炫耀。你还恐吓我，你投诉吧，我还不怕你，我的客户根本就不是北京的，再说我也没泄露什么机密。

kley · 发表于 2012-11-7 12:39

这样布线不用分Rank的吗？时钟线、地址线（加控制线）、数据线之间的关系是什么？

75484702 · 发表于 2012-11-7 13:02

楼主可以的话发我一份欣赏下，如果可以把原理图也附带一份吧谢谢 recheng1983@163.com

wljcom · 发表于 2012-11-7 13:24

wangjing · 发表于 2012-11-7 13:27

kley 发表于 2012-11-7 12:39 . w& N" [+ ~ e% T; i
这样布线不用分Rank的吗？时钟线、地址线（加控制线）、数据线之间的关系是什么？

数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求

LOVE℃ωêi · 发表于 2012-11-7 13:57

正是我想学的，楼主发一个michaelwei119@163.com

hugeme · 发表于 2012-11-7 16:25

dsws 发表于 2012-11-6 17:39 3 R8 ^' X6 |* T" ` h! B9 ~" S
CPU看上去像是DM8168?

你怎么就能看出来是8168，高手！

really2003 · 发表于 2012-11-7 16:51

这种菊花链型，串联的地址线在cadence中可以做到总的等长，但是怎么做到CPU到每片DDR的地址线等长呢？

wangjing · 发表于 2012-11-7 17:10

really2003 发表于 2012-11-7 16:51 ( C1 S5 {5 h* T: a+ X
这种菊花链型，串联的地址线在cadence中可以做到总的等长，但是怎么做到CPU到每片DDR的地址线等长呢？

先要做cpu到最近的一个ddr的地址线等长，然后再分别做cpu到其他几片的地址线等长，这就要求ddr和ddr连接的地方每段都要做等长。

really2003 · 发表于 2012-11-7 17:31

有无这方面(一段一段等长)设置的文档? thanks

wangjing · 发表于 2012-11-7 17:51

really2003 发表于 2012-11-7 17:31
' S1 M* S( V$ o% Q) Z有无这方面(一段一段等长)设置的文档? thanks

到一片DDR的等长会做了其他就会了。
先设置最近的U1-U14等长，这段做好了再做U1-U13等长，其次U1-U12，U1-U11等长。要从最近到最远按顺序来。

kley · 发表于 2012-11-7 18:38

wangjing 发表于 2012-11-7 17:10
3 W1 N. O( N0 W) s) G先要做cpu到最近的一个ddr的地址线等长，然后再分别做cpu到其他几片的地址线等长，这就要求ddr和ddr连接的 ...

他说的不是菊花链的拓扑结构，说的是T型结构的拓扑（A---->B\C\D\E）等长！
请问一下菊花链与T型拓扑哪种拓扑结构更好？个人觉得T型拓扑结构更合理一些！

kley · 发表于 2012-11-7 18:41

菊花链拓扑做不了 Relative Propagation Delay 的吧！

zengeronline · 发表于 2012-11-7 20:48

那个几楼的成精了,cpu都能说得这么准...
DM8168好贵啊,看了一下ti的官网,都要90多$/1k,
想问一下楼主画的板子要做的是什么东西

kids2011 · 发表于 2012-11-7 23:03

顶一个，希望楼主能发个BRD文件来学习学习，邮箱：812647870@qq.com，感谢！

		自动登录	找回密码
密码			注册

推荐内容 /1