《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny

denniszeng 发表于 2013-9-10 11:23
* R2 I& G/ N. l2 _1.DxD原理图中节点的大小在哪里设置？
% f% q2 c  O( d% P( B7 m2.若从DxD中的原理图导网表到PADS或Allegro则元器件的PCB封装从哪里 ...

1.在settings->advanced->dot size 中设置。
2和3，需要打开网表查看，一般网表里会包含映射关系，如果不一致，则需要修改网表。
这类流程我用的不多，所以经验也不多。

denniszeng

li_suny 发表于 2013-9-10 14:43
已经答复，请查看上一条。
5 O7 W$ C3 O. ^* T如果有问题，可继续讨论！

4 O; g; d! x, C$ q" d" `不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

denniszeng

已经答复，请查看上一条。l
如果有问题，可继续讨论！

不好意思，因上次网络原故导致连发了好几次。还望李工理解。
在这里挺感谢您的热心解答，谢谢了！

denniszeng

总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从无到有的建立， 是个非常艰苦的过程，可以说，没有一个强有力的中心库支持，这套软件的推广使用就会步履维艰。从外面公司对这套软件的使用情况看，Mentor一般适于团 队化设计方式，而PADS适于个人做设计。从长远的角度看，数字产品的速度越来越高，信号完整性的问题越来越突出，因此该套工具在目前所使用前景很广泛。

li_suny

denniszeng 发表于 2013-9-10 15:39
$ P0 F/ ]( O0 Q. E* t总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从 ...

确实如此！

lalasa1987

lalasa1987 发表于 2013-9-6 12:44
李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

# i0 b: s2 D- ^- @- g; z3 b( R; u李工，帮忙看下这个问题好么，在580#   ~谢啦~

yyc7090

PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到了PCB中还是不行。郁闷啊！求指点！

li_suny

lalasa1987 发表于 2013-9-6 12:44
; s! S$ O$ j: |2 H( E李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。
. M. R( J: L( }" Z6 c# M

li_suny

lalasa1987 发表于 2013-9-12 09:41
李工，帮忙看下这个问题好么，在580#   ~谢啦~

6 k" J# P% j2 h答复在593#

li_suny

yyc7090 发表于 2013-9-12 18:11
0 M# M) M7 g" _% B$ `% I4 FPCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到 ...

1 r( n2 ]1 A, }* e7 r- ~前标的时候选择Delete模式试一下。

v520

我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

jang2lin

Error, Pin 'CONTROL' at <-280,1400> on Block 06_CODEC1 at <-280,900>:
& Z6 @0 O. |0 o5 z7 f- a% k        Pin width mismatch between parent and child. Parent pin
+ c" q" @; s4 p9 v0 C- G0 X        has a width of 27, child external has a width of 1.
; |# H& P$ q/ h/ T' ?Error, Pin 'CONN' at <-280,1200> on Block 06_CODEC1 at <-280,900>:
  P& V' U( Y2 k        Pin width mismatch between parent and child. Parent pin
        has a width of 9, child external has a width of 14.
/ O, l* h' m; P1 x0 A- D+ Y请问下，在使用Mentor的Design Capture出现这个error message 是什么问题导致的呢？

lalasa1987

li_suny 发表于 2013-9-13 13:50
& h# C, \3 Z, M5 t原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

3 u; n. \5 T2 y- q( {这样的话不是只有管脚列表么，而且我如果是多个symbol组成的part的话还要导好几遍。。。。
这种样子就没有办法将一个完整的器件的网表导出来啦。

lalasa1987

li_suny 发表于 2013-9-13 13:50
" Z( D. C( o5 q! p原理图中可能不行吧。
在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

usm4glx

! c8 P! r% l( I2 T
7 n3 B1 f; ~- @! @0 |5 j李工
% Z+ x: H: y& s# |# H: e2 }1 _" q用DXDESIGNER 画原理图在进行CROSS reference这步时出现
scout: Error 188: Locked objects detected (close schematics).
) {/ R, U9 ]& @9 ]5 @* O' y查找其HELP文档好像还没有Error 188的解释，这是为什么啊