《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny

denniszeng 发表于 2013-7-11 08:31
8 }, U/ F5 d8 m# A* }5 r: z李工：在EE PCB中如何直接调用PCB封装到工作区中，然后在各器件引脚上加相应网络（不通过原理图调用），如P ...

5 W5 o8 F( K  \2 h$ S* G这个貌似很难实现，我还没有尝试过。
EE中很强调流程和原理图PCB的一致性，这样也能避免出错。
不知什么原因要将原理图中没有的器件和网络加入到PCB？

denniszeng

PADS Layout中可以实现（和其它相应的PCB软件），这样对于抄板和直接做简单的板较方便，直接调用器件加网络布线，很早年前有这样做PCB。
( s- L" @7 a7 n3 w) t& c不过只是问下，可否实现，并没别的。
7 ^/ B6 m( m8 O2 E# \! XEE还是较其它软件难入门啊。
谢了李工。

li_suny

denniszeng 发表于 2013-7-11 18:06
PADS Layout中可以实现（和其它相应的PCB软件），这样对于抄板和直接做简单的板较方便，直接调用器件加网络 ...

- R8 H+ F* P: l/ ?# cEE比较强调流程，所以通常走CDB流程，原理图和PCB必须同步。

' a. W' A- F4 s; g% n6 G1 A为了灵活，也可选择网表流程，创建一份.Kyn网表，作为输入就可以很方便地进行更改，格式如下：

$ m5 }5 T* U5 B7 J) P4 \/ a& x4 r;; V4.1.0
1 _+ {( H6 v) v%net
) g4 T) a0 }& m9 J* k9 M, O( f%Prior=1

: @2 h3 n: x2 x$ U! q: I$ i9 r2 s%page=NEWSCHEMATIC1
\AD0\    \C1\-\1\ \R1\-\1\ \U1\-\11\ \U2\-\34\ \U4\-\A2\
; L0 d  M4 e+ X8 @# j- \\AD1\    \C1\-\2\ \R1\-\2\ \U1\-\12\ \U2\-\35\ \U4\-\D1\
\AD2\    \C3\-\1\ \R3\-\1\ \U1\-\13\ \U2\-\36\ \U4\-\E1\
  m; Y' W' }8 a  C9 t  L6 D\AD3\    \C3\-\2\ \R3\-\2\ \U1\-\14\ \U2\-\23\ \U4\-\F1\
\GND\    \C2\-\2\ \R2\-\2\ \U1\-\10\ \U2\-\33\ \U4\-\A15\
5 O( Z, Q5 {/ e9 q# _\NET1\    \U1\-\15\ \U2\-\40\ \U3\-\15\ \U3\-\40\ \U4\-\G1\
+ ~  Z1 c& {5 s: B+ c\NET2\    \U1\-\16\ \U2\-\20\ \U3\-\16\ \U3\-\20\ \U4\-\H1\ \U9\-\1\
\NET3\    \U1\-\21\ \U3\-\1\
\NET4\    \U3\-\18\ \U3\-\19\
\VCC\    \C2\-\1\ \R2\-\1\ \U1\-\9\ \U2\-\32\ \U4\-\B2\ \U4\-\R1\

%Part
5 ?, T: ^) Y, b  @8 ~& o1 T; J\BGA100P\    \U4\
. _  V- v( A. q1 A( G" f- e6 k+ [( L\C0402\    \C1\ \C2\
& h. g8 i, o, }6 j& ]) f2 W5 f\C0504\    \C3\
8 s* r" [- Y1 G! z# t1 g, U\R0402\    \R1\
( H% j7 I+ b# B! N' N- R\R0402_2\    \R2\
\R0603\    \R3\
\SIP_1\    \U1\
* h1 g" K- |. P% E" f\SIP_2\    \U2\
1 Z+ N% b4 T! R, Z, s3 e\SIP_3\    \U3\
\SIP_4\    \U5\
" r+ g4 g& Q/ Q1 N) N3 u\SIP_5\    \U6\
\SIP_6\    \U7\
\SIP_7\    \U8\ \U9\

我的书84-86页讲到了网表的使用方法。
这种流程的好处是不受EE版本的影响，不同版本创建的项目均可相互打开。

李泽尚

看mentor里的宣传发现有推荐IO_DESIGNER，好像对于FPGA的设计很方便，但实际应用的人不多，可能是学习资料不多，不知道李老师有没有资料，方不方便共享下？谢谢了！

li_suny

李泽尚 发表于 2013-7-15 11:13
看mentor里的宣传发现有推荐IO_DESIGNER，好像对于FPGA的设计很方便，但实际应用的人不多，可能是学习资料不 ...

IO designer中文教程，供大家参考！

李泽尚

li_suny 发表于 2013-7-15 17:37
IO designer中文教程，供大家参考！

谢谢谢谢！

denniszeng

感觉在EE中画i一些不规则的板框好难画啊，而PADS做其它不规则的板边很好画。这太不方便了，有些还删除不了。不知有没好的方法？

zhongyiwaiting

li_suny 发表于 2012-12-26 11:25
[quote]zhuguli 发表于 2012-12-26 09:44
请问李工，如何在cell editer里建立带有themal tab的QFP元器件封 ...

2 Z4 r: P+ W' L3 R7 j. ?请问:
用第1种方法画Thermal pad,是否应画3个shape?
: y2 O/ g6 N$ H1.type:Conductive shape
9 p6 Q0 y9 H' [- U$ Q9 ]2.type:Soldermask
3.type::pastemask
5 X) T. ~3 F4 ?另外上面3个shape放置在哪个Layer?

li_suny

denniszeng 发表于 2013-7-18 17:20
. W, F. t8 @; ]1 C2 j感觉在EE中画i一些不规则的板框好难画啊，而PADS做其它不规则的板边很好画。这太不方便了，有些还删除不了。 ...

& {6 C+ T- ]* ^4 j! Q用加减法，进行图形组合会更方便。绘图模式下，应该都可以删除的。

li_suny

zhongyiwaiting 发表于 2013-7-18 22:48
* {2 U( q5 Y- I6 E* z/ F( K请问:
9 M0 Q# ]4 _0 h. a8 v$ o用第1种方法画Thermal pad,是否应画3个shape?
( m) J4 K+ q  j6 o4 g3 i( d3 ^4 `1.type:Conductive shape

! \& E, L, a4 u对的，
8 S9 i. d" P$ X. ?
- l7 Q' \  }0 G/ j% Q( q" ^! kConductive shape放置在表层，其它两个放置在和名称对应的层。

yth0

denniszeng 发表于 2013-7-18 17:20
感觉在EE中画i一些不规则的板框好难画啊，而PADS做其它不规则的板边很好画。这太不方便了，有些还删除不了。 ...

很奇怪为什么总有人觉得EE板框难画呢？个人感觉EE的Draw模式下的功能非常非常好啊，可能比不了Autocad之类，但比其他PCB软件都强啊，综合运用下图的图标功能，多种方式结合，能做出很多其他PCB软件做不出来效果。就像李工所说的用加减法，进行图形组合等等。你说的删除不了的那些多数是和板框相关的一些层，这个是可以复制到其他层->修改->改回原来层来修改的，原来的会被自动删除。EE的很多Draw对象都可以直接变更到其他层，很是灵活啊。再一个如果实在是不好做的，还可以做Autocad中做好，倒进来的。个人用着EE的Draw功能觉得很是一个爽字。{:soso_e113:}
9 ?  ?. R- y3 V0 ^; i. \) m7 y

7 U( `. n' H; k: m8 y: G8 J, c0 v3 L

yth0

对了，还有hover snap的吸附功能也很好用。

li_suny

yth0 发表于 2013-7-19 11:23
很奇怪为什么总有人觉得EE板框难画呢？个人感觉EE的Draw模式下的功能非常非常好啊，可能比不了Autocad之类 ...

EE在绘图模式下，灵活性很大，除了绘制各种图形，还可以更改布线Trace的网络属性等，用熟练了确实很方便。

denniszeng

在绘图模式下做多种图形用+、-图标命令组合使用确实方便些，好比AutoCAD中的修剪命令。不过这里的原点对对象的捕捉定位不是很方便。谢谢你们的指引。

smdx

, i3 z8 `/ B6 h) a: D据可靠消息，奥肯思正准备年底出版Mentor教材。