本帖最后由 criterion 于 2015-3-11 01:42 编辑
8 `2 \! h4 C; B! _$ r' x d$ _$ t
7 ^; q4 Z" K7 g' T- P' X分几点来讨论好了
" _% Q8 @7 i# M
& ~( y Z1 C6 D/ `' d" m
% s; C, x7 d7 L 『使输入远离输出』: ]4 z. A4 H" ~
# k: W4 B, _# `7 z2 V' L
& s/ c% c. T2 q! ~& b6 H; W, g
不管是PA 还是LNA 肯定都是输出功率 大于输入功率 如果输出走线离输入走线太近 很可能强大的输出讯号 会因耦合 灌入到PA或LNA 那么就会饱和 产生非线性效应 以及Gain的下降 那么Tx或Rx性能就会劣化 至于自激的话 这要请高人来解释
9 ~$ r; ^3 z5 O/ i) n; S
/ S+ y# { O2 \* X# { T$ v1 W8 g* {3 i+ u ?4 K
『尽可能将RF线走在表层上。』* Z! }4 J( l. ~* H1 r6 ]
& d* W& k: {# T5 r
表层走线具有许多优点 1. 可有最短距离 减少损耗 2. 相较于内层走线 阻抗控制较容易做到50奥姆 哪种迭层都一样 3. 避免阻抗因Via的寄生效应而偏离 4. 同样50奥姆要求 同样都是以邻层为参考地 表层走线的线宽较宽 损耗较小 唯一的致命伤 就是容易受干扰 (RX讯号) 以及容易去干扰别人(TX讯号) 所以表层走线不宜过长 (过长就失去其可拥有最短路径的优势了) 一般会用到内层走线 一般都是考虑到屏蔽 以及表层没空间走线 或是走表层线会拉得过长 就会走内层 , S' g8 z$ ?( b- n
( V( h0 h7 u, N1 ?; K0 @
$ O8 T3 K! J- K9 f& y$ D 『过孔尺寸减到最小不仅可以减少路径电感』 5 \: @- k" N" L$ h, X
这个讲法有点怪!
) a& V7 d4 C& b l+ u/ s 1 n$ y3 C4 Q! C6 t$ x
+ P; p; e/ E& J
h是Via长度,D1是Pad半径,
7 x0 L. K1 s' |2 Q: w* J 由上式我们发现寄生电感也与Pad半径有关, 半径越小,其寄生电感应该是越大,而非越小, # H$ I2 \3 K9 _
而且过孔越小, 表示制程越精密, 那么成本就越贵 另外 其实真正影响过孔寄生电感的, 是其长度 尺寸影响不大 长度越大,其寄生电感越严重。而越厚的板材,等于h越大,当然其寄生电感也越严重。 会随尺寸缩减而减小的, 应该是过孔的寄生电容 如下式跟下图 :
5 C& H% F+ g4 w3 C4 i# Q6 r# i
; y9 n `& {# Q0 f; P% X T是板材厚度,D1是Pad半径,D2是Anti-pad半径。 由上式可知,影响寄生电容的主要参数为Pad半径。 若只探讨D1与寄生电容的关系,可得出下面曲线 : # ^5 _0 x3 Y, u. w1 t
3 D$ l" ^) _5 Z- d
当然由上式也知 若板子越厚 其寄生电容越大 所以我们得到过孔的三结论 : 1. 尺寸越小 其寄生电感反而越大 2. 真正影响寄生电感的 是长度 3. 随尺寸缩减而减小的, 是寄生电容 4. 真正影响寄生电容的 是尺寸 5. 板子越薄 其寄生电感跟寄生电容都会较小8 S1 F/ f {; n& S7 g
& K% r2 q0 a8 J
1 f; N, f+ D7 x8 z$ F 『尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来』7 }1 Z" d% B9 R. M, ]9 i6 |5 a5 W
) t8 E T4 ~6 @# n
这很明显了 就是避免强大的TX 干扰微弱的RX 尤其是像WCDMA这种TX跟RX会同时运作的 会有TX Leakage 亦即其TX讯号 透过Duplexer 灌入到LNA 使其饱和
. I) H+ j; C G! d4 { c6 N1 q8 O" A" S7 ^8 _# u F
所以Duplexer本身的Isolation,以及Layout就很重要 但即便Duplexer本身的Isolation很好 其Layout也有很好的隔绝
6 S. L$ h. W* C% B
但若其TX走线与RX走线靠太近 其强大的TX讯号 一样会透过耦合 灌入LNA 使其饱和 进而劣化RX性能
6 {4 H4 m) u. L$ L7 ]9 O+ R( s( V( \* v d* k
# V# { M" @, z# `. U- ^ 『确保PCB板上高功率区至少有一整块地,最好上面没有过孔,当然,铜皮越多越好。』% N R) x" P, z* T3 ?" Q8 t
6 t" ^* N9 H' V: Q. j 要有一整块地是对的 但没过孔是错的 一般PA的Layout如下 : # N! U! o, U' p
+ f8 L/ ~/ }; p" E5 w
一整块地 当然有助于散热 但表层的地 因为要放组件之故 所以会零零碎碎 完整程度 肯定是不如Main GND $ u" X3 [; H- M1 M% K
5 b+ E4 T: l# q% M/ n) J
因此需要透过GND Via 把热导到Main GND 若没打GND Via 那么热会积在表层GND 散热差 其RF性能就劣化 另外 不只是要GND Via跟Main GND 其下方第二层 同样也要有GND 当你下层有地的时候, PA散发的热,可以透过GND Via导到下层地,先把热散掉一部分,其余再散到Main GND。 / F( i' |, P6 n
但是,如果下层不铺地 ; e0 I' D) E' r; R: E
我们由下图的公式可知,电阻跟导线长度成正比, 1 r& N5 Q- R( w
而我们又知道 Layer 1 => Main GND的GND Via长度 肯定是比 Layer 1 => Layer 2的GND Via长度 还要来的长 这意味着,如果你光靠Main GND来散热,那么GND Via的电阻会变大, (因为长度较长) 电阻越大,热就越不易传递。换言之,当你下层有铺地, 热可以轻易透过GND Via传导过去(因为距离短 电阻小)。 但下层不铺地, 那么热就不易透过GND Via传导过去(因为距离长 电阻大)。 此时散热效果就大打折扣,最糟情况是热都传不过去Main GND,全都积在PA下方。 而GND Via的数目也很重要 当然是越多越好 因为Via有其内阻 而依据电阻并联公式, - n. A- M: N$ [* Y& [
/ ]- {7 w: q- v* T8 u
R是越并联越小 GND Via数目越多 亦即其整体GND Via的阻抗越低 那么热就越能传过去 导热效果越好 ; @8 ?6 z( ^. M8 o& i: P
$ y0 w! Y, Y/ H2 \7 G
3 X( @7 d& W: c5 k『芯片和电源去耦同样也极为重要。』- E3 q$ ?- g g% W$ |; c9 `5 `
2 A6 h( [+ v1 I2 t# R5 z# M t, e' s& x* R. c
由下图可知,摆放稳压电容,确实可减少电源的涟波。
" b7 }; Z- L! ^) x- [/ f: u1 S' o0 v1 w
( w* @" o, @ j; y' _- L
而稳压电容的摆放位置 也会影响其稳压效果 以GSM为例, 因为GSM为分时多任务机制,其讯号为Burst形式, 故其PA会一直On/Off不停地切换,导致其PA电源端,会有瞬时电流。% Q& e; t$ N( Q T
若稳压电容够靠近IC, 如此一来,即便有瞬时电流,也能在进入IC前流到GND, 若离IC太远,则瞬时电流便可能直接进入IC。 , D4 Q9 @6 c9 `+ O! F
- W1 ?* G6 ?4 L0 ~/ i4 o" i6 D" j
7 Z* p1 t# e' W1 { A
% d% Y& k- o' V+ S而这点对于PA更为重要,除了可避免PA电源本身的瞬时电流,透过其它路径,再进入PA本身, 以及避免外来瞬时电流进入PA, 更重要的是,因为PA电源是瞬时电流来源之一, 因此若在靠近PA的VBAT/Vcc处,摆放稳压电容,可使瞬时电流从PA电源端流出时,便立刻流到GND, 而不会透过其它路径,去干扰收发器或PMIC,甚至是PA本身,如下图。
& K* {1 ?' w4 {2 s
& s g8 A; G O% ~/ S
4 R5 Q |( Y& }9 A因此以SKYWORKS的SKY77318为例,其VBATPin脚位,一出来需先加稳压及旁路电容, 否则会将瞬时电流,流入自身的Pin2/Pin6。 1 N8 T: V/ ~7 N' }: v
; ?8 ] x! q% _. }$ H
- V7 ?# t) y2 [2 T4 P
而落地电容除了如前述,须尽可能靠近IC外, 其GND Pad和IC的GND Pad需个别直接下到Main GND, 而非在表层共享Via,如此方可拥有较佳的稳压与滤波效果。
! @/ ~3 I9 P" _' {+ H, m! A! }# Q
: y* Q' b+ I6 e+ D" P9 m: U0 Y
5 Z8 u+ u0 {. Z' S
『应使RF线路远离模拟线路和一些很关键的数字信号』 0 H2 M* v* r; D+ w- Z$ [. t4 l" `
这没啥好说了 高速讯号若靠近RF讯号 其高速噪声会影响其性能 尤其是RX 灵敏度会下降 而RF走线与电源线之间,要保持一定的间距, 否则RF走线会被电源线强大的电流所干扰。 除此之外,RF走线也会干扰电源线,因为虽然在频域上,RF讯号与电源相差甚远, ' u, k! R$ n4 Z# m( \- O
& }3 `6 `0 A8 y' b0 |& ] l
但以时域的波形而言,其RF讯号会载在电源输出的波形上, 导致其波形上会有高频噪声,因此RF走线与电源线之间要互相远离。
: M. F, [+ o0 t) Q; P1 F2 B5 V3 H3 e$ s
& u; v F4 d, d8 j6 N『进入金属屏蔽罩的数字信号线应该尽可能走内层』# T6 L+ M; L+ Z2 d5 K
) j m9 ?+ K* K6 t! V1 k ( Y8 S1 ~5 _$ l7 p
如前述 内层走线的优点是屏蔽效果好 你如果害怕高速讯号走表层 其产生的共模辐射 干扰到天线 影响接收讯号 那就靠内层来屏蔽 % `) ?- K: e4 l+ @* C
8 z5 S+ w8 w0 V2 u5 v『电感不要并行靠在一起,』
5 T _- [* d/ j7 z
4 j+ w' y$ w e! V& ? 靠在一起怕会有互感 以致于阻抗偏离 而SAW Filter输入与输出的电感组件,也不宜平行摆放过近, 否则会因互感而影响Out-of-band噪声的抑制能力, 若真的因为Layout空间限制,不得已需靠近,至少要正交摆放,才能使互感量降到最低。 $ x' {' {! O: k& T% v
5 W% \5 Y3 S( C% C g9 X U& N) W2 J4 k1 k, e
+ _4 m; `( Q7 D- f+ D: k- j
* w( O4 k; s9 Q( R
而差分走线的间距越小,则抗干扰能力越好, 但若上述L1306与L1310太靠近,则可能引起互感,导致电感值有所偏差,进而影响抗干扰能力。 因此差分走线的串联电感,最好使用多层式电感,不要使用绕线式电感,这样可使互感量降到最低。 F. c/ x; l3 b/ o4 {$ b& S
/ V G {. d( ] [0 H『通常每个芯片都需要采用高达四个电容』
- U) y7 {5 w& D4 ^+ Q
$ M5 G$ L, z) Q0 k& W$ G 如果单颗电容的涟波电流耐受度不够,则需并联多颗电容, 其并联数目,依单颗电容的涟波电流耐受度而异,如下图, 若单颗电容的涟波电流耐受度为1A,则需并联6颗,方可承受6A的涟波电流。 但若单颗电容的涟波电流耐受度为2A,则6A的涟波电流,其所需电容数量,可缩减为3颗。 $ R1 I1 G5 ]% V9 C: U; T+ q
1 W' j; z" H+ X9 f
2 e+ n* ^+ u1 U而并联多颗电容的作法,除了可提升整体电容的涟波电流耐受度, 亦可进一步加大Insertion Loss,来提高稳压及滤波能力。
8 z' ?7 d. K$ j7 Q: y+ U
6 _2 @. d" ^* V2 s4 R! _3 s u5 A/ |% Z, J
电容的内部电极层,可看成电阻, 并联越多电容,等同于越多电阻并联,则整体ESR就越低, 并联n颗,则ESR便降低n倍,其公式如下 :
. [$ @5 [2 `% e7 ~8 |% z
' J7 y% D6 [& t, {/ ?
. V, N q4 G W5 Q) p虽然若并联n颗电容,则整体电容值会加大n倍,理论上其SRF会往低频方向移动, 然而因为其ESL也缩减n倍,而由SRF公式计算 :
* K0 [5 Y" u& `+ l/ p8 A
& L! f7 f8 S6 J+ G& }% U s5 ~# f1 y' S& V6 U( |' G3 R
因此其SRF并不会改变。
+ P4 v( x G8 o3 i) s2 [6 m" ~2 M但是,若设计的电路,其信号变化很快,则表示其噪声的频率范围也越广, 这意味着需要并联大量的同值电容, 但该作法会造成空间及成本上的极大浪费, 此时需使用不同容值的组合,来拓展稳压及滤波的频率范围。 " `3 l4 o6 v; M2 ?1 i& X
& r; G# w! u0 t' m) V
1 b6 Q; k+ D9 p
上图是33pF与7pF并联的结果,若以-10 dB为基准, 可看出其带宽范围,皆比单颗33pF或单颗7pF来得大, 其绿色箭头即并联后的频率拓展范围。
( r3 U0 ~! S- }0 a
8 U" ^ B4 b' r. d( n然而该方式有个该注意的地方,就是反谐振,
0 A2 Y6 [7 d: r$ g& ^1 r) w! i- v5 n* m! S7 t8 o
3 e% x5 a, N! J8 F) _
由上图可知,C1的电感性区域,与C2的电容性区域,会有个交叉点的频率, 该交叉点正好会产生并联谐振,使阻抗升大,故该频率点称之为反谐振。 而前述已知,落地电容的阻抗越大,则流到GND的噪声就越少, 这意味着反谐振频率点的抑制噪声能力,会大幅下降。 t" j. y4 R. F. }7 \* b
+ i7 _1 s6 Y; J( R5 u7 Q; t/ r m2 | \
/ J6 \' @4 f( Y0 O# T! z A4 O. Z因此并联不同容值的电容时,其电容值差距不宜过大, 因为由前述知,SRF与电容值有关,若电容值相差过大,则反谐振频率点也离C1与C2个别的SRF越远, 而离SRF越远,则Insertion Loss就越小, 因此并联不同容值的电容时,其电容值差距最好不要超过10倍, 如此一来,即便有反谐振,其Insertion Loss也不至于过小, 亦即其反谐振频率点,仍有一定的滤波能力。
2 o/ l2 X( i% U |* l- L& `; o4 `) p1 ^6 J+ n
7 e/ {; M1 z% T7 w" U& @6 ^ Q9 y$ i' W然而最重要的,仍是电容的ESR, 由上图可知,虽然在1305MHz处,会有反谐振, 但因为其33pF与30pF的ESR都够小,所以反谐振频率点的Insertion Loss,都还有37 dB。 而如下图,虽然两个同值33pF电容并联,没有反谐振问题, 但因为其ESR不够大,以至于其SRF的Insertion Loss,也才28 dB,仍小于上图反谐振频率点的37 dB, 因此虽然电容值的差异,会产生反谐振,但真正决定抑制噪声能力的,仍是电容本身的ESR。 7 {5 @0 F# t }
. Y( G ~/ e) A4 m _6 G8 T4 [. P2 C1 s$ i3 o
而过了SRF后,则电容会变电感,这使得抑制噪声,以及稳压的能力会下降, 因此需确保噪声频率位于SRF左边。 但由下图可知,同样2000MHz的噪声,虽然分别位于33pF电容之SRF右边,以及3pF电容之SRF左边, 但33pF电容的Insertion Loss,比3pF电容的大上许多,因此相较于SRF,低的 ESR 值更为重要, 因为低的 ESR,可以提供更佳的稳压与抑制噪声能力, 这样即便噪声频率,座落在落地电容之电感性区域,但仍可保有足够的稳压与抑制噪声能力。 + L; ~( l' ^' c, Y1 o6 R) V
1 S' H. } e* Y
- l# A3 z9 z7 S0 J3 ?『为了避免太多电流损耗,需要采用多个过孔来将电流从某一层传递到另一层』
: h! p+ {# Y# A8 T, ~
4 m# e; x+ A- Z6 _, i9 q# q
6 U/ M# X; W5 Q2 s) Z5 c0 M& S6 s( a' u5 R
9 _, J) X1 E, M* ^6 `7 e如上图 前面已说过 Via数越多 其等效阻抗越小 根据V = IR的公式 R越小 当然IR Drop就越小 除此之外 电元走线的长度也不宜过长 线宽不宜过细 因为这都会让IR Drop加大 8 n$ K1 g2 i: L5 X
6 W4 M5 f+ ^- F5 k
, ^# P4 H& d8 b( `$ E2 U; S% b' n6 t% L6 ^) q7 i
* d1 Y2 A, g9 {; f) [* E- z# a" V. d! y% S8 C$ F
4 c3 S6 `0 @9 d3 {+ v, O9 l8 J- a A3 r+ s3 G# N, p; D. V! _
|