本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Orcad/Concept论坛 › DDR2 clock问题
返回列表 发新帖
查看: 761|回复: 2
打印 上一主题 下一主题

DDR2 clock问题

[复制链接]
cj66952695

22

主题

86

帖子

-1万

积分

未知游客(0)

积分
-11958
跳转到指定楼层
1#
发表于 2012-3-1 12:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
一般的MMU都有CK多组差分的CK信号，我看了有时候所有的ram只用一组时钟，而有时每个ram都用各自的一组时钟，我查了下JESD79-2F也没具体描述，求指教
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
soswelcome

267

主题

1684

帖子

2608

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2608
2#
发表于 2012-3-2 18:51 | 只看该作者
ddr2槽是3对时钟
5 X  ~6 ~' p1 n' g6 @ddr2芯片有一对时钟的，2对时钟的。需要根据主控制器决定。

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

yuhuikeji

11

主题

362

帖子

1450

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1450
3#
发表于 2012-11-14 11:39 | 只看该作者
为什么，他那个时钟差分要设计在中间呀！很不好出线！！！

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-12 21:48 , Processed in 0.053056 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表