6层板 MID 4个DDRII 阻抗匹配设计要求

nekita92 · 发表于 2012-1-4 11:32

谢谢!我明白了,蛇行线是数据线/时钟线的需求跑等长!

kinlin · 发表于 2012-1-8 18:24

学习啦

alee_love · 发表于 2012-1-12 14:04

楼主这个是amlogic的方案？

liweijie · 发表于 2012-1-16 11:26

谢谢分享

bsy1418 · 发表于 2012-5-8 11:13

楼主，你这个DDR2的地址和控制信号线没有加终端上拉电阻？工作跑起来没有

qqjiaqq001 · 发表于 2012-5-10 16:09

谢谢分享啊

风冰子 · 发表于 2012-5-17 15:28

alee_love 发表于 2012-1-12 14:04
9 u+ B- h& V6 _* ~楼主这个是amlogic的方案？

是的！

风冰子 · 发表于 2012-5-17 15:29

bsy1418 发表于 2012-5-8 11:13
( ^1 ] P9 q0 h4 ] k) ?* N楼主，你这个DDR2的地址和控制信号线没有加终端上拉电阻？工作跑起来没有

打了样板，没有批量！跑是可以跑起来

chen6699 · 发表于 2012-5-18 13:51

很好的资料!多谢分享!

chenyr · 发表于 2012-7-17 17:02

谢谢分享，正学习中。

ai小叶 · 发表于 2012-8-8 21:28

ai小叶 · 发表于 2012-8-9 21:28

太经典了，谢谢楼主

gens · 发表于 2012-9-1 15:58

谢谢分享

cxt668 · 发表于 2012-9-1 21:37

参考参考！！

jima · 发表于 2012-10-26 23:59

是个很好的参考资料，我最近也正在做6层板

		自动登录	找回密码
密码			注册

推荐内容 /1