详解怎样使用Polar Si9000软件计算阻抗及如何设计层叠结构.

刘强 · 发表于 2013-1-8 10:35

我现有4层板的PCB，2.4G和5.8G是在顶层，同时DDR也有在顶层走线和底层走线。DDR线宽是5MIL.
而2.4G和5.8G都是12MIL。而DDR和RF处的线都需要50OHM阻抗控制。像这种情况一般该怎样处理
板厂才能做到呢。

liuyian2011 · 发表于 2013-1-8 20:27

刘强发表于 2013-1-8 10:35
; X, P- n1 I$ H! d我现有4层板的PCB，2.4G和5.8G是在顶层，同时DDR也有在顶层走线和底层走线。DDR线宽是5MIL.
R e7 }* M2 d [ 而2.4G和5.8G ...

DDR的阻抗很容易控制，但RF天线可能需采用包地的形式，请问这个4层板板厚是多少MM？

刘强 · 发表于 2013-1-9 09:09

1.0mm或1.2MM都可以，包地具体是怎样呢，又有说需要隔层参考，那具体是怎样做，能否告知？谢谢！

ccm_rose · 发表于 2013-1-10 10:30

这个正好需要补充一下，端个凳凳坐下来好好瞧瞧

海底世界 · 发表于 2013-1-11 08:55

十分感谢学习了

ahjinhu · 发表于 2013-1-13 14:37

不管怎么样？先回后看。

klend · 发表于 2013-1-21 23:59

支持

早起的鸟儿 · 发表于 2013-1-24 20:02

:victory:

διαγρα · 发表于 2013-2-16 15:02

此贴必火，先占位支持了，谢谢分享

katechen1202 · 发表于 2013-2-20 18:17

正煩著不知怎麼使用

謝謝啦

longcomeon · 发表于 2013-2-22 13:38

学习

longcomeon · 发表于 2013-2-22 14:02

板厚1.2mm，4层板应该怎么叠层，层压结构是如何

liuyian2011 · 发表于 2013-2-22 23:06

longcomeon 发表于 2013-2-22 14:02
# p5 Y7 m8 s1 t: S3 o0 n板厚1.2mm，4层板应该怎么叠层，层压结构是如何

longcomeon · 发表于 2013-2-26 10:01

liuyian2011 发表于 2013-2-22 23:06
! V+ D2 x" Y4 _1 q: ?; m: e请见另外一个帖子中:https://www.eda365.com/thread-54988-1-2.html

你说的这个帖子没有4层板的呀

evechen · 发表于 2013-3-1 14:00

實用!!,感謝分享

		自动登录	找回密码
密码			注册

推荐内容 /1