关于多层板50欧姆及100欧姆阻抗结构设计！

zhangqing · 发表于 2011-7-8 17:36

多谢多谢分享。。。

bluemare · 发表于 2011-7-9 10:11

liuyian2011 发表于 2011-7-8 17:28 ) s, C; D" Y* d. |# p, Y$ R
请问你是说:我帮你解释怎么去计算阻抗及设计层叠结构吗?这个大家有兴趣的话可以教大家啊.

比如，能否请你对照allegro的cross section来帮我们讲解以下相应参数呢，多谢

liuyian2011 · 发表于 2011-7-9 10:15

可以的啊.

daidai007 · 发表于 2011-7-9 10:27

学习

kakasisi2011 · 发表于 2011-7-9 12:38

谢谢了，绝对的好资料期待楼主的4层的

liuyian2011 · 发表于 2011-7-9 12:48

kakasisi2011 发表于 2011-7-9 12:38
2 F+ K( [! V. E3 M# X& t t谢谢了，绝对的好资料期待楼主的4层的

4层板的在第35楼啊.由于我无法编辑了,陆续给大家提供的资料无法放在一起,希望大家能原谅了!

finezhang · 发表于 2011-7-9 17:48

请楼主帮忙解释以下怎么解读么？

youliao412 · 发表于 2011-7-9 18:00

楼主想问哈，两层板可以控制阻抗不？

liuyian2011 · 发表于 2011-7-9 21:22

双面板肯定可以控制阻抗啊.

zzlhappy · 发表于 2011-7-9 21:48

谢谢楼主，下载了，学习，学习，支持

windmil · 发表于 2011-7-10 10:02

谢谢楼主分享

baishutang · 发表于 2011-7-10 13:29

请问6层板中常规6层板和假8层板结构相比较，性能上会差点吗

liuyian2011 · 发表于 2011-7-10 13:53

baishutang 发表于 2011-7-10 13:29
8 Y, k3 F8 O) B" M/ {4 ^请问6层板中常规6层板和假8层板结构相比较，性能上会差点吗

只要都能满足阻抗，性能上应该没有差别，只是费用成本上不同.

bluemare · 发表于 2011-7-11 09:35

本帖最后由 bluemare 于 2011-7-11 09:37 编辑

你好，关于叠层的阻抗控制，能否请教？比如我现在板子上有DDR2,SATA,USB,NET，这些都是需要做阻抗控制的。4层板走DDR2，我只好在pwr层走了一些DDR2线，结果杯具了，阻抗很难控制了，如我空间相册示。整版一般信号线宽6，间距6（BGA内宽5），对于usb设置线宽6.7，间距8，sata线宽6，间距8.那么，我该如何设置叠层，才能保证DDR2所要求的单端50，差分100，而usb的差分90+－10，sata的差分100+－10呢？谢谢！

liuyian2011 · 发表于 2011-7-11 09:35

今天继续给大家推出10层板50欧姆和100欧姆一些常规的阻抗及叠层结构设计方案，希望对大家有些帮助！

		自动登录	找回密码
密码			注册

关于多层板50欧姆及100欧姆阻抗结构设计！

浏览过的版块

推荐内容 /1