找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: forevercgh
打印 上一主题 下一主题

【原创】理性认识SQ的时序仿真功能(不断更新中)_如需转载,请务必征得作者同意

    [复制链接]
cjf 该用户已被删除
16#
发表于 2008-4-24 14:55 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

17

主题

177

帖子

320

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
320
17#
发表于 2008-4-24 19:23 | 只看该作者
原帖由 cmos 于 2008-4-24 13:29 发表
1 Z) u8 O% H: q# |3 P- W
- g: ^1 Z. Y+ y$ ?9 A0 d/ T
: U% \3 N3 `. |2 \7 X2 `buffer如同一头牛,负载如同车,牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多,负载就过重。挂的车少,牛跑的太快,容易出交通事故,出现过冲。
" S! V$ ^; \$ Z7 l8 z, v' z

8 ~6 H% c& [9 I/ |4 ?要从电磁波或电气的角度来解释,这样解释太粗糙了
6 |9 l& P: A( T/ ]2 d8 j$ ?是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概为多少?当超载了呢?其时间是变为多少???

2

主题

85

帖子

3400

积分

五级会员(50)

Rank: 5

积分
3400
18#
发表于 2008-4-24 20:05 | 只看该作者
大家就是要多多讨论这个

0

主题

20

帖子

-8966

积分

未知游客(0)

积分
-8966
19#
发表于 2008-4-24 22:08 | 只看该作者
学习学习,正在弄呢

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
20#
发表于 2008-4-25 15:18 | 只看该作者
原帖由 stupidboy 于 2008-4-24 19:23 发表
3 m2 ?" T9 S3 O/ a
8 ]$ H3 w# Z5 ~8 Z& Q, c! D
, S+ F, ]1 }- S2 k4 L$ v要从电磁波或电气的角度来解释,这样解释太粗糙了7 S2 ]! @% Z# O) d
是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概 ...
7 }3 ?5 r4 z6 S

6 b% ^$ W5 E, P+ Q" X6 G1 c3 R从电磁波角度解释就需要做ansoft工具作3维的磁场仿真,这个好像不太可能,没有这么复杂的3维模型。8 l% R- w" n6 |, K# w
电气特性,就是spice level的仿真就够了,牛拉车的说法只是一种比喻,我还想不出更好的比喻了。3 V# j8 V- D) e6 J# k, n
所谓参考的vmeasure电压,只是给一头机械牛,因为这头机械牛的表现是稳定的,
/ d4 Q( L& `# W9 q& B" ?其他牛拉车都给予机械牛作为参考而已,你说的具体delay时间都可以仿真获得。具体case,具体数据,没有哪个数据能涵盖一切case的

评分

参与人数 1贡献 +5 收起 理由
forevercgh + 5 我很赞同

查看全部评分

6

主题

154

帖子

3263

积分

五级会员(50)

Rank: 5

积分
3263
21#
发表于 2008-4-28 15:15 | 只看该作者
学习了
态度决定一切,
行动创造未来。

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
22#
 楼主| 发表于 2008-4-29 08:45 | 只看该作者

Vmeas and test load descirption

Vmeas and test load descirption" b3 w* P% }8 t7 H0 y6 Z
前面已经讲过Tco概念,那么手册中的Tco是如何得到的呢?
0 D0 O2 |+ ?0 ^9 q. }; I请看下图,半导体厂商首先会根据芯片特性确定具体的test load(不要深究为什么如此,如果想清楚理解,意味着你要进入一个新的领域----IC测试),我们的probe点即为T点,Tco的定义即为从时钟输入到数据输出的时间,而数据输出的时间点的确定即为T点波形上升为Vmeas的时间点。
+ ?' w- ]& }8 n3 u- i: m0 T# J5 x# W! }$ ]. B
Vmeas为半导体厂商用来为输出buffer(当然包含output ,I/O,3-state)确定板级延时特性的电压参考点" F9 w) V" ?8 R5 ]
Vref,Rref,Cref为半导体厂商用来指明传输延时和输出buffer开关特性的test load5 \) U7 l4 J8 W$ M( `$ M
- c  M& U& v9 y6 M* N
! N5 e( Q# q. g$ q/ }, B
举个例子
3 p0 v, p7 [7 F3 [5 u+ b8 j - w9 q2 A9 x5 p2 }8 K( T7 O+ W! o2 Q

# a) d4 Q" H) H$ y$ v这是取自一个ibis model clk buffer的test laod及Vmeas参数
  x0 j% L! V' x! a* _& D0 q4 ^. p) m# c下面分别用SQ和hyperlynx搭建起test load
7 ^3 Z. _$ q" l% K% {( U8 Y& n
游客,如果您要查看本帖隐藏内容请回复
5 ^) e) n0 o# q

1 k4 j7 _/ a2 s% P, C% X8 Q理解不妥之处,烦请指正
' E6 _0 A# {% Z0 r
( P: V' u  Q1 w) v; p[ 本帖最后由 forevercgh 于 2008-4-29 11:03 编辑 ]
sagarmatha
Allen 该用户已被删除
23#
发表于 2008-4-29 10:21 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
24#
发表于 2008-4-29 10:39 | 只看该作者
就我个人理解,外围test load,就是所谓Cref的具体值,来源于在芯片设计中对于板极最大负载的考量(是否是最大值也许存在争议,但50pf也够大了)。就是从drive 端往外看的所有电路的一个等效模型。6 R% S* D9 ~- g, q
然后其余各种case,都是根据这个等效模型的一个参考。
2 A+ O" t9 H6 j; n! K( v+ `' h
. e  d' N* F/ H# I; P( X9 F
" K' P; w/ Q) h* eCref在芯片设计中也有其自身的指导意义。就是外围将要驱动的最大负载,从而在芯片内时序优化提供参考依据。但是很多国内芯片设计公司的外围约束基本来源于工程师的经验值,而没有考虑真实的pcb板的应用情况。因为芯片工程师很少有板极布局布线概念,更鲜有作信号完整性仿真,来给他选择合适drive bufer提供依据。这个是国产芯片现状。, m5 Y, ~" _* p/ U2 B
至于国外的芯片,怎样来设这些参考值,就不太清楚了。但我觉得应该有一个很完善的流程,会有SI工程师,通晓板极和芯片布局2方面知识进行协调和仿真,从而做出兼容性最强的芯片。需要一个独立的SI部门来做这件事情。

评分

参与人数 1贡献 +10 收起 理由
Allen + 10 感谢分享

查看全部评分

0

主题

3

帖子

-1万

积分

未知游客(0)

积分
-11975
25#
发表于 2008-4-29 17:26 | 只看该作者
ddddddddddddd

7

主题

84

帖子

270

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
270
26#
发表于 2008-4-29 18:34 | 只看该作者
xuexi

10

主题

108

帖子

310

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
310
27#
发表于 2008-4-30 20:37 | 只看该作者
秘密手册??

1

主题

41

帖子

-8936

积分

未知游客(0)

积分
-8936
28#
发表于 2008-5-1 17:13 | 只看该作者
支持一个

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
29#
 楼主| 发表于 2008-5-5 22:15 | 只看该作者
聊过了buffer delay,同时也明白了buffer delay会随着load情况的变化而变化。4 l- U- q# x( b
而我们实际关心的应该是test load情况下的buffer delay,他将作为我们时序分析的参考基准,其重要性可想而知。
2 q  P; s* c% ~5 k
4 u, H- Q* x5 Z$ W+ j$ cTco的提出是基于test load的测试结果,buffer delay作为tco的组成部分直接影响Tco,很显然,我们实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。" F1 D0 G6 K* a
$ Z. N' Z2 b2 Z- k& w
借用TI的图说明一下。
" o; R: a! e9 b6 Q
/ b3 Q( R" p7 r; N/ ?2 l* z$ M) m, }! I) X0 M0 @# @  h, t1 M
C点波形即为test load情况下的驱动端波形8 a$ \9 l+ U" `
A点波形即为actual load 情况下的驱动端波形
3 J$ k1 L6 `+ r2 I% d! {3 RB点波形即为actual load 情况下的接收端波形
( Y4 W" j. D! m9 y
" P$ h! n! b. i3 u! j* F我们将A,C间的时间间隔(电压参考点为Vmeas)即为我们的补偿时间compensation timing-----------Tcom
& j5 Y1 L1 U  ~; m : I. C6 N' R1 {( I
这里的Tcom为240.741ps$ X/ b6 ^* v( ^8 H: e- n2 }3 D  p
- b6 x6 i5 H; W7 o
而A,B间的时间间隔即为我们的板上走线延时(注意,这里的板上延时不同于传输延时)---------------Tlayout
* ~$ ]# P0 n  x% ?Tlayout是我自己定义的,见笑啊(要说明的一点是,这里只是为了说明问题,定义不合适的还请海涵)  {) W; B( v4 {7 V- Z
板上走线延时的电压参考点依据信号的类型有所不同$ M& O" m* R* _; N
1.对于时钟信号来说,参考电压点为Vmeas,因为时钟信号要求严格的单调性(我们这里研究的是同步系统,参考信号为CLK)
- E: H9 Y1 D/ E) s9 H2.对于控制信号,地址信号,数据信号来说,起始参考点为驱动端Vmeas,终了参考点为接收端Vil/Vih(非CLK信号不要求有很好的单调性,故引入门限电平作为参考点,避免非线性边沿造成的巨大误差)
$ E5 `4 z8 Y: v2 f# J就像下图,Vmeas电平持续Tref时间,非线性边沿的存在使得我们不能将Vmeas作为参考。" v! A# Z5 X& ?$ C! @
sagarmatha

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
30#
 楼主| 发表于 2008-5-5 22:21 | 只看该作者
这里的Tcom+Tlayout即为SQ标榜的settle delay和switch delay ,其实就是flight time(max,min)。这些概念比较晕,好多厂家的定义不同,比较愤愤。2 Z' e/ L% z  y. {
tcom已经讲过3 O" B& e, p0 {3 V9 d# P9 r" b
Tlayout由于终了参考点的不同进而冒出了几种不同的情形。9 z9 g, D( d  q0 r4 a2 @8 F

1 x4 I2 _7 \2 X0 I9 \1 S* e6 t( y" S% {, s( T2 \
游客,如果您要查看本帖隐藏内容请回复

0 _( f0 W! E6 [$ I- ?) e太晚了,要睡觉了,有空接着侃9 R8 o& m- o7 A& C& L( ]8 S( d
% T4 |" r8 G$ b9 S% o; u! f1 Z
[ 本帖最后由 forevercgh 于 2008-5-15 20:38 编辑 ]
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-15 17:54 , Processed in 0.070546 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表