找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: forevercgh
打印 上一主题 下一主题

【原创】理性认识SQ的时序仿真功能(不断更新中)_如需转载,请务必征得作者同意

    [复制链接]
cjf 该用户已被删除
16#
发表于 2008-4-24 14:55 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

17

主题

177

帖子

320

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
320
17#
发表于 2008-4-24 19:23 | 只看该作者
原帖由 cmos 于 2008-4-24 13:29 发表 % h8 r% ^, S) q& r
: z5 m2 h/ v% V
  F" c' n' A( W2 U
buffer如同一头牛,负载如同车,牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多,负载就过重。挂的车少,牛跑的太快,容易出交通事故,出现过冲。
  F8 I1 c: ^$ a

/ G. \# E- ~  W要从电磁波或电气的角度来解释,这样解释太粗糙了; n7 M) N0 S( A& W2 @! [3 e2 u
是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概为多少?当超载了呢?其时间是变为多少???

2

主题

85

帖子

3400

积分

五级会员(50)

Rank: 5

积分
3400
18#
发表于 2008-4-24 20:05 | 只看该作者
大家就是要多多讨论这个

0

主题

20

帖子

-8966

积分

未知游客(0)

积分
-8966
19#
发表于 2008-4-24 22:08 | 只看该作者
学习学习,正在弄呢

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
20#
发表于 2008-4-25 15:18 | 只看该作者
原帖由 stupidboy 于 2008-4-24 19:23 发表 ( P* x4 e3 n0 q  Q: w3 ]& v

0 }; Q5 t& z  \7 N! n
' P. ^  _1 I8 ]. I要从电磁波或电气的角度来解释,这样解释太粗糙了
  \2 B, l1 W7 ~) {. n( a是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概 ...
0 m" c0 M9 ~: Y- e4 I. v+ r: t# m

" ]+ s' h( w- o9 L% M从电磁波角度解释就需要做ansoft工具作3维的磁场仿真,这个好像不太可能,没有这么复杂的3维模型。( B8 D# R$ O2 p* t, E5 g5 E
电气特性,就是spice level的仿真就够了,牛拉车的说法只是一种比喻,我还想不出更好的比喻了。1 a$ z! q* P3 O3 ^
所谓参考的vmeasure电压,只是给一头机械牛,因为这头机械牛的表现是稳定的,
2 Y: j( E: V# @: N# ]5 g其他牛拉车都给予机械牛作为参考而已,你说的具体delay时间都可以仿真获得。具体case,具体数据,没有哪个数据能涵盖一切case的

评分

参与人数 1贡献 +5 收起 理由
forevercgh + 5 我很赞同

查看全部评分

6

主题

154

帖子

3263

积分

五级会员(50)

Rank: 5

积分
3263
21#
发表于 2008-4-28 15:15 | 只看该作者
学习了
态度决定一切,
行动创造未来。

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
22#
 楼主| 发表于 2008-4-29 08:45 | 只看该作者

Vmeas and test load descirption

Vmeas and test load descirption
5 t4 q3 q' E; C& F( w% ~前面已经讲过Tco概念,那么手册中的Tco是如何得到的呢?
' T- Y- _9 r. j" C+ y  ?1 x- h  t  J请看下图,半导体厂商首先会根据芯片特性确定具体的test load(不要深究为什么如此,如果想清楚理解,意味着你要进入一个新的领域----IC测试),我们的probe点即为T点,Tco的定义即为从时钟输入到数据输出的时间,而数据输出的时间点的确定即为T点波形上升为Vmeas的时间点。+ T8 |8 Z5 M# Z9 @
) y- G' ^0 b, \8 ^: y# v, ~7 H
Vmeas为半导体厂商用来为输出buffer(当然包含output ,I/O,3-state)确定板级延时特性的电压参考点
! W9 G8 d: t& o: L% KVref,Rref,Cref为半导体厂商用来指明传输延时和输出buffer开关特性的test load4 C8 Y: M% g5 @6 b& X! l$ C

& j" J2 @. ~1 z5 \: C  {  f' ~4 h$ I* |: O$ p
举个例子
3 @4 C0 ?8 q% P1 F 8 t( `! ]1 E+ e( O& F; X1 s
2 @( K6 e# Q. ?1 o* }5 c
这是取自一个ibis model clk buffer的test laod及Vmeas参数/ H$ \  z& d' i! a) U
下面分别用SQ和hyperlynx搭建起test load
. a5 k' L, m" a  U
游客,如果您要查看本帖隐藏内容请回复

1 X& U; _# q& V
, g6 ]3 Z5 J3 N2 D8 X理解不妥之处,烦请指正
( ~: ?! _; h1 r9 R% j1 n1 g( z0 q8 I" N4 O  A/ ]8 Y: m1 Z( c0 |
[ 本帖最后由 forevercgh 于 2008-4-29 11:03 编辑 ]
sagarmatha
Allen 该用户已被删除
23#
发表于 2008-4-29 10:21 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
24#
发表于 2008-4-29 10:39 | 只看该作者
就我个人理解,外围test load,就是所谓Cref的具体值,来源于在芯片设计中对于板极最大负载的考量(是否是最大值也许存在争议,但50pf也够大了)。就是从drive 端往外看的所有电路的一个等效模型。9 H( t/ N( c- ]3 n% j, w
然后其余各种case,都是根据这个等效模型的一个参考。- y) o2 _5 t, k* ^9 |" a
8 p9 m1 \, P8 H% V
* F4 i* G6 V* N& P- U3 `. J
Cref在芯片设计中也有其自身的指导意义。就是外围将要驱动的最大负载,从而在芯片内时序优化提供参考依据。但是很多国内芯片设计公司的外围约束基本来源于工程师的经验值,而没有考虑真实的pcb板的应用情况。因为芯片工程师很少有板极布局布线概念,更鲜有作信号完整性仿真,来给他选择合适drive bufer提供依据。这个是国产芯片现状。
, r" H: n; [7 I8 \  F0 q至于国外的芯片,怎样来设这些参考值,就不太清楚了。但我觉得应该有一个很完善的流程,会有SI工程师,通晓板极和芯片布局2方面知识进行协调和仿真,从而做出兼容性最强的芯片。需要一个独立的SI部门来做这件事情。

评分

参与人数 1贡献 +10 收起 理由
Allen + 10 感谢分享

查看全部评分

0

主题

3

帖子

-1万

积分

未知游客(0)

积分
-11975
25#
发表于 2008-4-29 17:26 | 只看该作者
ddddddddddddd

7

主题

84

帖子

270

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
270
26#
发表于 2008-4-29 18:34 | 只看该作者
xuexi

10

主题

108

帖子

310

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
310
27#
发表于 2008-4-30 20:37 | 只看该作者
秘密手册??

1

主题

41

帖子

-8936

积分

未知游客(0)

积分
-8936
28#
发表于 2008-5-1 17:13 | 只看该作者
支持一个

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
29#
 楼主| 发表于 2008-5-5 22:15 | 只看该作者
聊过了buffer delay,同时也明白了buffer delay会随着load情况的变化而变化。5 J3 T- E5 l( ^2 W: m
而我们实际关心的应该是test load情况下的buffer delay,他将作为我们时序分析的参考基准,其重要性可想而知。
3 g: r  |, W/ U% A8 c4 S2 `) W7 f' R6 m) o" b( j0 N  M
Tco的提出是基于test load的测试结果,buffer delay作为tco的组成部分直接影响Tco,很显然,我们实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
8 V* e$ [2 Z  _( }  X; ]; T
* \8 _+ {4 k& T- q8 {- r借用TI的图说明一下。0 h" D$ i/ K, z4 b9 e. J  P

$ v3 _6 T+ h8 \* J
$ ^9 s  O& x) f8 C7 ]9 gC点波形即为test load情况下的驱动端波形
- L+ `/ h0 r' \8 X- G% {A点波形即为actual load 情况下的驱动端波形; V1 M$ [; J+ A3 z" J6 v
B点波形即为actual load 情况下的接收端波形# M/ {' J; F6 Y& s  U- T
" ?- P- i- D9 Y
我们将A,C间的时间间隔(电压参考点为Vmeas)即为我们的补偿时间compensation timing-----------Tcom
- f* Y  k$ V% @+ o9 k  A1 c9 f% ` ( e: v" X$ [; \' i8 A$ h8 a
这里的Tcom为240.741ps
, o$ w' k& M- n
# [: A' h( q- {4 _而A,B间的时间间隔即为我们的板上走线延时(注意,这里的板上延时不同于传输延时)---------------Tlayout
' {: e* S- j8 l4 d) U# gTlayout是我自己定义的,见笑啊(要说明的一点是,这里只是为了说明问题,定义不合适的还请海涵)! A; m# s' i7 F
板上走线延时的电压参考点依据信号的类型有所不同
+ o4 t" ?1 U! O" x1 F  ~1.对于时钟信号来说,参考电压点为Vmeas,因为时钟信号要求严格的单调性(我们这里研究的是同步系统,参考信号为CLK)
1 t$ m# }( a" S2.对于控制信号,地址信号,数据信号来说,起始参考点为驱动端Vmeas,终了参考点为接收端Vil/Vih(非CLK信号不要求有很好的单调性,故引入门限电平作为参考点,避免非线性边沿造成的巨大误差)) t; n  U6 f+ |' s# z2 @
就像下图,Vmeas电平持续Tref时间,非线性边沿的存在使得我们不能将Vmeas作为参考。
, |8 I9 m! ?: W
sagarmatha

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
30#
 楼主| 发表于 2008-5-5 22:21 | 只看该作者
这里的Tcom+Tlayout即为SQ标榜的settle delay和switch delay ,其实就是flight time(max,min)。这些概念比较晕,好多厂家的定义不同,比较愤愤。9 L! S+ c0 i( L
tcom已经讲过  |1 g2 |# ^% T7 X' ]* s% z
Tlayout由于终了参考点的不同进而冒出了几种不同的情形。( y3 v2 K; h1 n3 A2 e0 {! k! n
+ C4 ^8 W: L# m, Y; n) i
/ y' y+ S5 o7 g6 r
游客,如果您要查看本帖隐藏内容请回复
2 L2 {; h  q) Q4 X0 b3 G
太晚了,要睡觉了,有空接着侃3 r- S- T! n: F

( j+ s( o9 k3 x" D1 a0 i[ 本帖最后由 forevercgh 于 2008-5-15 20:38 编辑 ]
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-10 05:00 , Processed in 0.076983 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表