找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: forevercgh
打印 上一主题 下一主题

【原创】理性认识SQ的时序仿真功能(不断更新中)_如需转载,请务必征得作者同意

    [复制链接]
cjf 该用户已被删除
16#
发表于 2008-4-24 14:55 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

17

主题

177

帖子

320

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
320
17#
发表于 2008-4-24 19:23 | 只看该作者
原帖由 cmos 于 2008-4-24 13:29 发表 & ]7 o- w5 X: T& ]) o

; ]$ w- t) M. q) T  w3 l/ H& T" l0 W5 {# ?; n4 ?6 K& S
buffer如同一头牛,负载如同车,牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多,负载就过重。挂的车少,牛跑的太快,容易出交通事故,出现过冲。

+ f, r7 o. c* p! K$ o, b1 Q3 X- c9 S5 ^6 d' S3 |' q
要从电磁波或电气的角度来解释,这样解释太粗糙了5 }" y7 H) v+ Q9 v( R  K* X1 f- I) i
是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概为多少?当超载了呢?其时间是变为多少???

2

主题

85

帖子

3400

积分

五级会员(50)

Rank: 5

积分
3400
18#
发表于 2008-4-24 20:05 | 只看该作者
大家就是要多多讨论这个

0

主题

20

帖子

-8966

积分

未知游客(0)

积分
-8966
19#
发表于 2008-4-24 22:08 | 只看该作者
学习学习,正在弄呢

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
20#
发表于 2008-4-25 15:18 | 只看该作者
原帖由 stupidboy 于 2008-4-24 19:23 发表
, j# }7 M- S/ ]
  C3 P0 g! Q; L! V! p: Z1 u3 R
4 ]' _+ y4 N% \8 D; }2 D+ k# Q要从电磁波或电气的角度来解释,这样解释太粗糙了
8 `: R1 V# h: h7 R1 x是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概 ...

, \, F, b  c* X3 l# T3 A7 c1 J
3 j( O! H3 W& H+ n2 P+ d从电磁波角度解释就需要做ansoft工具作3维的磁场仿真,这个好像不太可能,没有这么复杂的3维模型。
8 n4 D( \: q% {* p4 D; Y! ^5 g电气特性,就是spice level的仿真就够了,牛拉车的说法只是一种比喻,我还想不出更好的比喻了。
; d4 ^3 I; K& y% w4 m所谓参考的vmeasure电压,只是给一头机械牛,因为这头机械牛的表现是稳定的,  Q. k. k  F; b4 \
其他牛拉车都给予机械牛作为参考而已,你说的具体delay时间都可以仿真获得。具体case,具体数据,没有哪个数据能涵盖一切case的

评分

参与人数 1贡献 +5 收起 理由
forevercgh + 5 我很赞同

查看全部评分

6

主题

154

帖子

3263

积分

五级会员(50)

Rank: 5

积分
3263
21#
发表于 2008-4-28 15:15 | 只看该作者
学习了
态度决定一切,
行动创造未来。

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
22#
 楼主| 发表于 2008-4-29 08:45 | 只看该作者

Vmeas and test load descirption

Vmeas and test load descirption) _5 y) y, T$ j: Y
前面已经讲过Tco概念,那么手册中的Tco是如何得到的呢?1 H! z) O# T( j- a
请看下图,半导体厂商首先会根据芯片特性确定具体的test load(不要深究为什么如此,如果想清楚理解,意味着你要进入一个新的领域----IC测试),我们的probe点即为T点,Tco的定义即为从时钟输入到数据输出的时间,而数据输出的时间点的确定即为T点波形上升为Vmeas的时间点。: T1 y# _  Q/ a- q
* v! m+ A' d" c' B$ U
Vmeas为半导体厂商用来为输出buffer(当然包含output ,I/O,3-state)确定板级延时特性的电压参考点
) x4 K. r9 U( z' A" i# g: L; sVref,Rref,Cref为半导体厂商用来指明传输延时和输出buffer开关特性的test load" r( G" R1 n, p, o4 @# c, @

$ B3 M8 p9 \, k5 W& y, v3 ~1 d+ x' ^) u* _8 s$ y- s; R) o
举个例子" i9 i$ w4 b9 }* ]- ]* m' H9 m
, W$ q0 [) k4 V6 S

! H5 C0 F: j- |% |3 L2 X0 g2 `; q( ]这是取自一个ibis model clk buffer的test laod及Vmeas参数& Y- n' Y# l& o2 e
下面分别用SQ和hyperlynx搭建起test load5 a9 Y1 G- o9 l+ T" Y- q5 I
游客,如果您要查看本帖隐藏内容请回复

% n+ i1 Z8 u$ V3 E
9 s& z1 ^) g) h- {理解不妥之处,烦请指正
. w- R9 [+ @/ A5 L3 [+ g; B3 A3 z& ~$ ?+ R. h" ?# [+ @
[ 本帖最后由 forevercgh 于 2008-4-29 11:03 编辑 ]
sagarmatha
Allen 该用户已被删除
23#
发表于 2008-4-29 10:21 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
24#
发表于 2008-4-29 10:39 | 只看该作者
就我个人理解,外围test load,就是所谓Cref的具体值,来源于在芯片设计中对于板极最大负载的考量(是否是最大值也许存在争议,但50pf也够大了)。就是从drive 端往外看的所有电路的一个等效模型。
  |$ w; B# Q# P/ Q# `然后其余各种case,都是根据这个等效模型的一个参考。5 t: i5 m$ h! B. d+ W

; S$ X9 R5 T& Y3 ~5 ^5 H8 Q( C. Z) J/ l" |( z3 {2 _5 A4 [6 P( x0 O7 m) q
Cref在芯片设计中也有其自身的指导意义。就是外围将要驱动的最大负载,从而在芯片内时序优化提供参考依据。但是很多国内芯片设计公司的外围约束基本来源于工程师的经验值,而没有考虑真实的pcb板的应用情况。因为芯片工程师很少有板极布局布线概念,更鲜有作信号完整性仿真,来给他选择合适drive bufer提供依据。这个是国产芯片现状。3 e5 m7 f" P- c/ k- t/ v  {- }
至于国外的芯片,怎样来设这些参考值,就不太清楚了。但我觉得应该有一个很完善的流程,会有SI工程师,通晓板极和芯片布局2方面知识进行协调和仿真,从而做出兼容性最强的芯片。需要一个独立的SI部门来做这件事情。

评分

参与人数 1贡献 +10 收起 理由
Allen + 10 感谢分享

查看全部评分

0

主题

3

帖子

-1万

积分

未知游客(0)

积分
-11975
25#
发表于 2008-4-29 17:26 | 只看该作者
ddddddddddddd

7

主题

84

帖子

270

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
270
26#
发表于 2008-4-29 18:34 | 只看该作者
xuexi

10

主题

108

帖子

310

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
310
27#
发表于 2008-4-30 20:37 | 只看该作者
秘密手册??

1

主题

41

帖子

-8936

积分

未知游客(0)

积分
-8936
28#
发表于 2008-5-1 17:13 | 只看该作者
支持一个

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
29#
 楼主| 发表于 2008-5-5 22:15 | 只看该作者
聊过了buffer delay,同时也明白了buffer delay会随着load情况的变化而变化。
5 F; ?+ \6 I" u" W而我们实际关心的应该是test load情况下的buffer delay,他将作为我们时序分析的参考基准,其重要性可想而知。
  x2 z. e! P+ ~. J
6 B2 C+ R" b2 [Tco的提出是基于test load的测试结果,buffer delay作为tco的组成部分直接影响Tco,很显然,我们实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
, v  I( b3 C2 N7 c" L  P! J" u
1 I, N2 |1 j3 r( v8 j' h; \借用TI的图说明一下。
* S, z0 T+ F, d2 B' B1 Q ! g5 H" @  [! i- p# ^* w7 {
1 P% s. |' i5 m( X+ w: A
C点波形即为test load情况下的驱动端波形
( |& v0 K: {. i2 f  bA点波形即为actual load 情况下的驱动端波形. H0 D% i9 h% C
B点波形即为actual load 情况下的接收端波形
6 t0 O! ^1 b0 N) Q8 c. ~; B
+ `, R* a; p+ v8 _5 P/ ~3 S4 A) b我们将A,C间的时间间隔(电压参考点为Vmeas)即为我们的补偿时间compensation timing-----------Tcom
  A* m7 A  B" v2 r  Y 8 c% ]# O* C7 f& E, s% {
这里的Tcom为240.741ps* J0 r& L/ U) r* A

- A/ `6 i9 F( c6 i而A,B间的时间间隔即为我们的板上走线延时(注意,这里的板上延时不同于传输延时)---------------Tlayout
# s1 f3 J/ o+ d! b# \9 vTlayout是我自己定义的,见笑啊(要说明的一点是,这里只是为了说明问题,定义不合适的还请海涵)
6 ]2 [- s4 |, O8 O. n板上走线延时的电压参考点依据信号的类型有所不同
3 e1 }3 b* ~) z2 N1.对于时钟信号来说,参考电压点为Vmeas,因为时钟信号要求严格的单调性(我们这里研究的是同步系统,参考信号为CLK)# O# r: G5 `/ B
2.对于控制信号,地址信号,数据信号来说,起始参考点为驱动端Vmeas,终了参考点为接收端Vil/Vih(非CLK信号不要求有很好的单调性,故引入门限电平作为参考点,避免非线性边沿造成的巨大误差)
# v; F% o3 K, Y就像下图,Vmeas电平持续Tref时间,非线性边沿的存在使得我们不能将Vmeas作为参考。+ R3 E/ Y" V% W9 R
sagarmatha

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
30#
 楼主| 发表于 2008-5-5 22:21 | 只看该作者
这里的Tcom+Tlayout即为SQ标榜的settle delay和switch delay ,其实就是flight time(max,min)。这些概念比较晕,好多厂家的定义不同,比较愤愤。
# a5 c8 e, h+ z5 ~tcom已经讲过2 l) s# g( \$ Y
Tlayout由于终了参考点的不同进而冒出了几种不同的情形。
3 X6 Y' l2 X3 N0 j  N& x" A2 s9 l
$ V7 \6 Y& S6 j" u. V6 T2 _3 n' z+ H6 b: b  t6 t  t2 f
游客,如果您要查看本帖隐藏内容请回复
1 E0 _+ o9 G$ ~+ y% y/ \
太晚了,要睡觉了,有空接着侃
5 s" v0 V% P: c- F4 s; Q/ ]
2 C! j! Z& D, X7 _[ 本帖最后由 forevercgh 于 2008-5-15 20:38 编辑 ]
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-10 22:32 , Processed in 0.067168 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表