找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: forevercgh
打印 上一主题 下一主题

【原创】理性认识SQ的时序仿真功能(不断更新中)_如需转载,请务必征得作者同意

    [复制链接]
cjf 该用户已被删除
16#
发表于 2008-4-24 14:55 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

17

主题

177

帖子

320

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
320
17#
发表于 2008-4-24 19:23 | 只看该作者
原帖由 cmos 于 2008-4-24 13:29 发表
& f5 H* q7 P: _+ D6 ?5 W: \
' U! G6 ?9 ^% g* ^% ^& C$ J+ {+ a2 U* \; {" h
buffer如同一头牛,负载如同车,牛拉1辆车和拉4辆车的速度是不同的。buffer delay如同牛拉车的速度。挂的车太多,负载就过重。挂的车少,牛跑的太快,容易出交通事故,出现过冲。
" A$ j9 o$ C7 P' ?
6 u$ a6 A& o6 D9 N( J% E
要从电磁波或电气的角度来解释,这样解释太粗糙了
0 {. ~2 W1 W: {9 B4 r7 i. j4 J  q6 n* c是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概为多少?当超载了呢?其时间是变为多少???

2

主题

85

帖子

3400

积分

五级会员(50)

Rank: 5

积分
3400
18#
发表于 2008-4-24 20:05 | 只看该作者
大家就是要多多讨论这个

0

主题

20

帖子

-8966

积分

未知游客(0)

积分
-8966
19#
发表于 2008-4-24 22:08 | 只看该作者
学习学习,正在弄呢

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
20#
发表于 2008-4-25 15:18 | 只看该作者
原帖由 stupidboy 于 2008-4-24 19:23 发表   P$ ^% ?# W. \
8 H3 Y( l) k/ O# C
$ A" d- j# y% F2 R9 B, o
要从电磁波或电气的角度来解释,这样解释太粗糙了6 X4 P  j  }! k& X4 z! v/ d- V/ g& a4 H
是不是会出现振铃或反射等,使达到(相对稳定的电压)Vmeans的时间发生变化?至于为什么会变化呢???假如外接负载恰好满足要求时,其Tbufferdelay的时间大概 ...

1 e0 k: b4 y- ^4 _7 f3 W, h* ?+ ?/ ]0 F4 v5 ~# a8 f* F4 k
从电磁波角度解释就需要做ansoft工具作3维的磁场仿真,这个好像不太可能,没有这么复杂的3维模型。3 P) _1 _) U* ?0 M& K9 i$ P6 y0 ^. N
电气特性,就是spice level的仿真就够了,牛拉车的说法只是一种比喻,我还想不出更好的比喻了。' y9 P! L$ j5 x2 |
所谓参考的vmeasure电压,只是给一头机械牛,因为这头机械牛的表现是稳定的," N5 a2 f, I" F
其他牛拉车都给予机械牛作为参考而已,你说的具体delay时间都可以仿真获得。具体case,具体数据,没有哪个数据能涵盖一切case的

评分

参与人数 1贡献 +5 收起 理由
forevercgh + 5 我很赞同

查看全部评分

6

主题

154

帖子

3263

积分

五级会员(50)

Rank: 5

积分
3263
21#
发表于 2008-4-28 15:15 | 只看该作者
学习了
态度决定一切,
行动创造未来。

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
22#
 楼主| 发表于 2008-4-29 08:45 | 只看该作者

Vmeas and test load descirption

Vmeas and test load descirption
& {7 I1 z7 h& L5 X: Y: R# U) ?前面已经讲过Tco概念,那么手册中的Tco是如何得到的呢?. l8 {, X8 S% K0 @" e8 @+ F1 |! A8 x
请看下图,半导体厂商首先会根据芯片特性确定具体的test load(不要深究为什么如此,如果想清楚理解,意味着你要进入一个新的领域----IC测试),我们的probe点即为T点,Tco的定义即为从时钟输入到数据输出的时间,而数据输出的时间点的确定即为T点波形上升为Vmeas的时间点。2 s; f! i0 B6 B5 V
9 H5 N* i1 G( [0 d; W
Vmeas为半导体厂商用来为输出buffer(当然包含output ,I/O,3-state)确定板级延时特性的电压参考点- @  f7 C# z: [
Vref,Rref,Cref为半导体厂商用来指明传输延时和输出buffer开关特性的test load3 q* i/ p  `% M/ q" B
# L4 ?6 a$ J3 |) L  S% G; x
3 c5 Y: {' v8 ?6 q
举个例子1 I# P. u% t6 j% v8 `$ _  K3 `
, h0 J# y! i, S- u

  ]  _8 I7 k2 O, h1 n& F这是取自一个ibis model clk buffer的test laod及Vmeas参数, ]/ y0 C0 K- ^% @. A2 K  |
下面分别用SQ和hyperlynx搭建起test load
, B( ?$ e& n1 \& {, _! q. L
游客,如果您要查看本帖隐藏内容请回复

2 q' N3 @+ @* M
3 r) Y7 s. A, G1 g+ O0 r理解不妥之处,烦请指正9 Z$ x  S! z3 S& f) l: A  C
9 T5 G* `: T; y6 C. O1 _9 ?
[ 本帖最后由 forevercgh 于 2008-4-29 11:03 编辑 ]
sagarmatha
Allen 该用户已被删除
23#
发表于 2008-4-29 10:21 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

16

主题

407

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
15394
24#
发表于 2008-4-29 10:39 | 只看该作者
就我个人理解,外围test load,就是所谓Cref的具体值,来源于在芯片设计中对于板极最大负载的考量(是否是最大值也许存在争议,但50pf也够大了)。就是从drive 端往外看的所有电路的一个等效模型。
1 U) M8 o+ a/ S+ m/ ^然后其余各种case,都是根据这个等效模型的一个参考。
0 \: U$ n' o3 ?( ~' Q' X; L& v. r3 x8 `4 @: i$ t9 K

' V8 v4 j( f+ p1 W0 S  ECref在芯片设计中也有其自身的指导意义。就是外围将要驱动的最大负载,从而在芯片内时序优化提供参考依据。但是很多国内芯片设计公司的外围约束基本来源于工程师的经验值,而没有考虑真实的pcb板的应用情况。因为芯片工程师很少有板极布局布线概念,更鲜有作信号完整性仿真,来给他选择合适drive bufer提供依据。这个是国产芯片现状。
8 V( c" U' M7 L, {6 Y, R8 b至于国外的芯片,怎样来设这些参考值,就不太清楚了。但我觉得应该有一个很完善的流程,会有SI工程师,通晓板极和芯片布局2方面知识进行协调和仿真,从而做出兼容性最强的芯片。需要一个独立的SI部门来做这件事情。

评分

参与人数 1贡献 +10 收起 理由
Allen + 10 感谢分享

查看全部评分

0

主题

3

帖子

-1万

积分

未知游客(0)

积分
-11975
25#
发表于 2008-4-29 17:26 | 只看该作者
ddddddddddddd

7

主题

84

帖子

270

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
270
26#
发表于 2008-4-29 18:34 | 只看该作者
xuexi

10

主题

108

帖子

310

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
310
27#
发表于 2008-4-30 20:37 | 只看该作者
秘密手册??

1

主题

41

帖子

-8936

积分

未知游客(0)

积分
-8936
28#
发表于 2008-5-1 17:13 | 只看该作者
支持一个

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
29#
 楼主| 发表于 2008-5-5 22:15 | 只看该作者
聊过了buffer delay,同时也明白了buffer delay会随着load情况的变化而变化。) J' S; K( k5 A; C# I5 M" a+ F1 u
而我们实际关心的应该是test load情况下的buffer delay,他将作为我们时序分析的参考基准,其重要性可想而知。
; s: j+ @, C8 t) [8 Q
3 C1 P+ V6 l7 q' E/ k* C# a) a$ WTco的提出是基于test load的测试结果,buffer delay作为tco的组成部分直接影响Tco,很显然,我们实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。0 J7 O: n$ k: u( A) ?

7 @6 ~3 u6 {# w借用TI的图说明一下。
2 |! i% ^: A. Z # n  T9 y2 |# t
9 n/ S) m8 [3 @( n' L
C点波形即为test load情况下的驱动端波形" j# O6 E3 \2 c8 P6 W: Y2 N8 t! B
A点波形即为actual load 情况下的驱动端波形
  m5 Q. E1 N, a. p: X6 p# }" nB点波形即为actual load 情况下的接收端波形' J* B5 C# W# Y6 o; R6 r
8 h6 U' f7 `- g
我们将A,C间的时间间隔(电压参考点为Vmeas)即为我们的补偿时间compensation timing-----------Tcom
1 P8 e! L3 ]5 \; ^' O% k6 u ; K" g5 F1 v- y$ t4 Q( H5 e/ F" P
这里的Tcom为240.741ps
/ H5 [+ X2 L  p  S  J- q0 {0 k& S# ]8 x" i1 ^9 t* H% x
而A,B间的时间间隔即为我们的板上走线延时(注意,这里的板上延时不同于传输延时)---------------Tlayout( y0 T9 U) H! d! _9 V
Tlayout是我自己定义的,见笑啊(要说明的一点是,这里只是为了说明问题,定义不合适的还请海涵)
7 P) n- K5 w2 [6 {板上走线延时的电压参考点依据信号的类型有所不同
6 U$ o' v! w2 l" }$ d1.对于时钟信号来说,参考电压点为Vmeas,因为时钟信号要求严格的单调性(我们这里研究的是同步系统,参考信号为CLK)
& r6 V7 [; N# `/ g) O. n" \$ T2.对于控制信号,地址信号,数据信号来说,起始参考点为驱动端Vmeas,终了参考点为接收端Vil/Vih(非CLK信号不要求有很好的单调性,故引入门限电平作为参考点,避免非线性边沿造成的巨大误差)
9 i. D2 ^+ E3 X  ^% `1 g就像下图,Vmeas电平持续Tref时间,非线性边沿的存在使得我们不能将Vmeas作为参考。
! u! s( W$ U: K' f6 u
sagarmatha

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
30#
 楼主| 发表于 2008-5-5 22:21 | 只看该作者
这里的Tcom+Tlayout即为SQ标榜的settle delay和switch delay ,其实就是flight time(max,min)。这些概念比较晕,好多厂家的定义不同,比较愤愤。; h7 A( Y9 t( a4 P; ~1 f6 [1 ~. z% ^
tcom已经讲过: }1 r" `4 J& q9 C  U& g, D. B' i( B
Tlayout由于终了参考点的不同进而冒出了几种不同的情形。
+ N7 I" ^% _& R5 |! E# M/ Q5 t$ @4 D" P2 S4 d1 S

6 C/ E! s: v9 F5 E& c) H
游客,如果您要查看本帖隐藏内容请回复
: N. D; n' i/ o  w, T+ x
太晚了,要睡觉了,有空接着侃% S1 u4 ]  h+ H0 [  g

/ f" O% l: Y& K; B3 v[ 本帖最后由 forevercgh 于 2008-5-15 20:38 编辑 ]
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-12 17:01 , Processed in 0.068525 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表