capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

leavic

30# zyylover
4 r9 t, w; e7 c  ~试试这种做法：
) u* C9 x7 F$ q: {+ e; ^8 l. D在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device

这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。

lindawang117

前一阵子刚弄明白，现在说起的确需要总结一下。

zyylover

31# leavic
是在“我的电脑---->属性---->高级---->环境变量”这里面设置吗？
其实我一直没搞懂安装软件时就要设置的这个东西有什么作用，呵呵！我去试一下你说的方法。这样做对我的PCB板不会有任何影响吧？！

leavic

33# zyylover
这个变量就是转么为过去老的网表转法中元件device属性相同而导致无法使用新转法而设计的，会自动忽略这些相同的device属性。

xinghong3208

了解了

zyylover

嗯，知道了。

lml2525

大家讨论的很精彩，学习了。
36# ZYYLOVER 环境变量改了之后，是不是就行了？

yinyin

学习中

榴莲之乡

6楼的：
#  这个是非法字符。

lcywzg2008

学习先

yiwei

学习了

123mcu

allegro 15.2中DXF输入的注意事项
5 f+ C. Z) L0 O3 _* ~) ]2 \# T9 I

1. DXF文件所在目录的所有文件夹均不能包含有空格，在有空格的文件夹里输入DXF文件失败后，需将有空
$ K& s, y6 f5 j/ i# a1 m5 w: H7 s
7 k; T: z' G* G! |/ b格文件夹的空格符号去掉，或将DXF文件放入无空格文件夹内，然后必须重新选 “File - Import - DXF "
3 X4 i, C& x; X& e, @, R& O
3 E7 Y2 k' [4 K' u6 L% b* L命令。
9 O' ?( `. o5 j. M) h6 {5 B
# Q' _' \% k$ n$ Y# p- N- T2. 输入到 ALLEGRO 里的文件将按 CAD 里的原点值。

123mcu

Capture转allegro 15.2网络表的注意事项
. u2 ^, z: u8 ^# [7 A

1.原理图与PCB封装的管脚号不能多，也不能少。
2.原理图和PCB文件名不能是中文。
3.在原理图编辑器里编辑元件（edit part)时,不能增加元件脚。
4.不能从其它原理图里COPY PART 到正在编辑的原理图内，否则不能生成网络表。
+ P/ w% x5 B+ j4 V% U* n5.元件脚的名称Name和管脚号Number不能有重复。
6.Capture元件库里的元件名称不能含有中文.

flylxt

30# zyylover
  G5 l) L" F- ~0 l/ `* B) O6 N试试这种做法：
5 {+ F$ E; y. g: v7 O4 L* z: E在系统环境变量中加入一个变量：IGNORE_PROP
3 e# v+ s' ]8 S' d3 L变量值为：device
' J  A, V, f% c$ f
这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。
leavic 发表于 2009-5-16 09:39

3 n' K) p/ u% v6 B7 c学习了，谢谢！

oulen

学点英文看懂提示就好啦，慢慢积累吧