找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
楼主: superlish
打印 上一主题 下一主题

什么样的器件下面需要设置隔离区或挖空呢?

[复制链接]

1

主题

10

帖子

-8956

积分

未知游客(0)

积分
-8956
16#
发表于 2008-4-4 09:36 | 只看该作者
晶振下方挖到地层,是为了减少寄生电容影响晶振的谐振频率。还有RF芯片下方挖到地层,都是为了减少寄生电容的影响。如果layout过手机板子就明白了。

评分

参与人数 1贡献 +5 收起 理由
superlish + 5 感谢分享

查看全部评分

7

主题

44

帖子

699

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
699
17#
发表于 2008-4-7 13:36 | 只看该作者
晶振下方挖到地层,是为了减少寄生电容影响晶振的谐振频率。还有RF芯片下方挖到地层,都是为了减少寄生电容的影响。如果layout过手机板子就明白了。

% s; C1 a/ i% O* f" F4 [, H- P) p6 `. y
可以具體講一下寄生電容的影响嗎!

4

主题

41

帖子

403

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
403
18#
发表于 2008-4-26 14:49 | 只看该作者
晶振下做地面,地面比零件大1毫米,零件下不打孔,其它走线远离晶振
, K6 ^/ T0 P( `) d" m* h还有就是晶振一定最近放置
' H7 ~6 G( A9 k3 D3 w! O: k6 ~! e2 I' S6 Q8 m
[ 本帖最后由 sxiaofeng 于 2008-4-26 14:51 编辑 ]

2

主题

85

帖子

3400

积分

五级会员(50)

Rank: 5

积分
3400
19#
发表于 2008-4-26 22:47 | 只看该作者
支持楼上的观点,这样对屏蔽方面好一些

0

主题

11

帖子

-1万

积分

未知游客(0)

积分
-12193
20#
发表于 2008-5-7 13:33 | 只看该作者
晶振下面,我是故意敷地,且焊接的时候,通过电阻引脚把晶振的外壳与地连接.增强其抗干扰.

评分

参与人数 1贡献 +4 收起 理由
infotech + 4 感谢分享

查看全部评分

4

主题

53

帖子

254

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
254
21#
发表于 2008-5-8 20:26 | 只看该作者
强电,一般几乎是直流,防爬电居多;
* Y2 s) E* [' y$ h" R射频,隔离,或为形成一个需要的地环路。

6

主题

60

帖子

336

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
336
22#
发表于 2008-6-5 12:56 | 只看该作者
隔离区一般是为了分开高低压区:如网口,电话口

69

主题

288

帖子

2895

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2895
23#
发表于 2008-6-20 22:42 | 只看该作者
原帖由 xhymsg 于 2008-3-27 14:17 发表
& ?* _/ U# o! U& D! s3 U: N8 p! m2 B5 U& q9 n- E. L
是吗?我们不挖
6 X" m, V) [9 a% [
" G. s  T( }* w/ }
我看到好多参考板也没有挖,

43

主题

421

帖子

1770

积分

EDA365版主(50)

Rank: 5

积分
1770
24#
发表于 2008-6-23 13:09 | 只看该作者

RJ45下我们也挖空

而且内部线路到地至少2mm  防止高压' s. V- S3 B$ Z1 Z3 B* a
高频头下也挖空 !

69

主题

288

帖子

2895

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2895
25#
发表于 2008-6-28 09:36 | 只看该作者
原帖由 frankyon 于 2008-6-23 13:09 发表 1 J3 Y5 T6 F9 H% F5 [2 i( |
而且内部线路到地至少2mm  防止高压
! l8 w$ o. A! `: @* D3 I高频头下也挖空 !
! K" h( o$ l. x$ h/ A9 O
  _9 \; C# l& a7 J; K: z
高频头,我看到好多的参考设计, THOMSON, LG , SHARP, NXP 的TUNER 都没有挖空啊, 你们挖空是不是节省PCB 面积, 节省成本啊, 好多的厂家这样做, 呵呵.

0

主题

5

帖子

-8953

积分

未知游客(0)

积分
-8953
26#
发表于 2008-8-4 21:27 | 只看该作者
为了减少信号与参考面的寄生电容,会在信号出PIN的地方将参考层挖空。即增加ANTIPAD
% n5 Z0 a/ n, x& W; m
& J6 A. X( R" j) E) F0 {3 Q  H1 z& d7 G1 [, j& s0 n
有谁是做SERVER的,交流一下阿
/ D) w* H/ l$ G$ |7 d2 ZDDR3

39

主题

122

帖子

-1万

积分

未知游客(0)

积分
-11875
27#
发表于 2008-8-5 08:38 | 只看该作者

不错的问题,希望大侠们多多发表见解。多谢!!

不错的问题,希望大侠们多多发表见解。多谢!!

5

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11996
28#
发表于 2008-9-28 15:18 | 只看该作者
答复27楼的。
5 k0 g, l5 u/ g$ n7 z& K1 a确实有这样处理的。通常芯片的焊盘比走线要宽,这样会出现一个阻抗不连续点。将下方挖空,是为了增加其参考层的距离,抵消由于焊盘变宽造成的阻抗下降。通常器件焊盘下方掏空,应该也只是其对应的参考层挖空。

43

主题

139

帖子

1384

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1384
29#
发表于 2008-9-29 15:11 | 只看该作者
RJ45下挖空起什么作用,抗干扰?
3 R& e' ^6 J3 ~9 z. w, p还有网口的变压器是1:1的,电平是一样的吗?这个变压器为什么能起到隔离干扰的作用

8

主题

304

帖子

1677

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1677
30#
发表于 2008-9-30 15:56 | 只看该作者
说参考平面挖空是什么意思啊?0 B1 e. r/ y9 d7 c! G9 G5 f$ x
如果是四层板,第二层是GND ,那大家说的是把哪一层的挖空呢 ?不解中……
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-8 21:29 , Processed in 0.063458 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表