高速数字电路中的终端匹配技术!

liweizhe1002 · 发表于 2011-2-28 19:23

多谢分享，有用！

csj168 · 发表于 2011-3-10 16:45

难懂呀

suxiaoli2000 · 发表于 2011-3-10 22:15

这个好像有一个专门的文章介绍匹配的，大家也可以上网找找，我不记得在哪里有了

saiweili1 · 发表于 2011-5-6 19:13

很好的帖子，学习了！

每天学一点 · 发表于 2011-5-24 18:24

学习了

henry201 · 发表于 2011-5-29 17:47

讲的非常易懂透彻,好东西!

zhouyu2576 · 发表于 2011-6-9 19:59

《而在接收端，由于传输线阻抗和接收器阻抗的不匹配，通常情况下接收器的输出阻抗更高，这会导致大约同样幅度值信号的反射，这称之为附加的信号波形。》这是串行终端匹配技术提到的？这个有点理解不了，哪位高手给解释下

CaesarWong · 发表于 2011-6-14 21:04

不知道多负载的情况下，一般怎样端接，如菊花链、星型的。

coyoo · 发表于 2011-6-23 16:36

CaesarWong 发表于 2011-6-14 21:04
3 G- b6 F. k( Q( m& o7 [不知道多负载的情况下，一般怎样端接，如菊花链、星型的。

同问！

如果为了信号完整性（比如为了信号不反射）而在终端加匹配电阻一般是50欧到地，但是我看到某芯片如下的FAQ，怎么理解？

Q: To avoidreflections, how do I have to terminate the LVTTL and LVPECL signals?

A: LVPECL: via 50 Ohm to VECL = 1.25V, LVTTL: 51 k against GND

wl5506 · 发表于 2011-7-7 08:50

描述得不错。

chen6699 · 发表于 2011-7-20 12:11

回复 alooha 的帖子

很好的资料！多谢分享！
[url=https://www.eda365.com/thread-19-1-1.html][/url]

dsp709 · 发表于 2011-7-20 22:39

好文章，字太小。

wangjunzl · 发表于 2011-7-21 23:29

谢谢分享

ゞPeace- · 发表于 2011-9-16 22:39

谢谢

lixiuzhe · 发表于 2011-9-20 17:01

学习了

		自动登录	找回密码
密码			注册

推荐内容 /1