高速数字电路中的终端匹配技术!

seanchrisx

图片上的计算公式看不到，楼主可以提供么？

blasonliu

努力学习模电

qin774710093

讲得很好，收藏了

qiangqssong

谢谢分享！！

liweizhe1002

多谢分享，有用！

csj168

难懂呀

suxiaoli2000

这个好像有一个专门的文章介绍匹配的，大家也可以上网找找，我不记得在哪里有了

saiweili1

很好的帖子，学习了！

每天学一点

学习了

henry201

讲的非常易懂透彻,好东西!
) f2 ~' o/ h4 p- v( v7 l- U
+ H, ]: c5 z# h& f- `  i; S

zhouyu2576

《而在接收端，由于传输线阻抗和接收器阻抗的不匹配，通常情况下接收器的输出阻抗更高，这会导致大约同样幅度值信号的反射，这称之为附加的信号波形。》这是串行终端匹配技术提到的？这个有点理解不了，哪位高手给解释下
- E! k7 P* P5 {( l

CaesarWong

不知道多负载的情况下，一般怎样端接，如菊花链、星型的。

coyoo

CaesarWong 发表于 2011-6-14 21:04
* A: t, E, }3 E+ l0 W不知道多负载的情况下，一般怎样端接，如菊花链、星型的。

6 Q; ~3 h4 l- J: P同问！
4 q1 b% L( F0 `
如果为了信号完整性（比如为了信号不反射）而在终端加匹配电阻一般是50欧到地，但是我看到某芯片如下的FAQ，怎么理解？
2 J- O) `7 K+ |1 K( k  P. H! Q/ z, q* W

Q: To avoidreflections, how do I have to terminate the LVTTL and LVPECL signals?
; a) V( y9 y3 }4 q. K! Q7 W' A

A:  LVPECL: via 50 Ohm to VECL = 1.25V, LVTTL: 51 k against GND

wl5506

描述得不错。

chen6699

回复 alooha 的帖子

) C1 g! d0 C7 W  d" ~3 \- n很好的资料！多谢分享！
[url=https://www.eda365.com/thread-19-1-1.html][/url]
; b9 `8 r& W( \) u% _3 P