PCB LAYOUT三种特殊走线技巧

admin

面从直角走线，差分走线，蛇形线三个方面来阐述PCB LAYOUT的走线。

) e' ]# f/ H0 r, N
* c" Y6 W4 ]! z6 D5 X3 R2 n
2 O4 K1 ?8 J$ y/ B; [- A: n! V, A

一直角走线（三个方面）

/ k3 T8 @/ T5 H# E' X! J

直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。


二差分走线（“等长、等距、参考平面”）
3 ^- q& ?6 A( ~$ q

) ~" i) c) |9 g1 O' d" B9 l
何为差分信号（Differential Signal）？通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面：

/ }: N' l, o) r1 q# _7 U
1、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。


- W& A4 ^( P! p# u6 t2、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。


3、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
- N* |- p. G' }% t0 w9 Q) m
" s8 a6 H4 w( ?8 I3 G
' y( U7 P" H5 P5 J/ L三蛇形线（调节延时）

$ T! T  t" i5 P$ N, X! w" i/ Q! i

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。
6 ?9 H. {, I. q2 J3 Y
下面是给Layout工程师处理蛇形线时的几点建议：

# a8 a1 m9 U7 |9 W
1、尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
0 Q  g4 I4 f5 n, |# y
$ s1 x# q6 E  M/ h
2、减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
; q3 O) T) u" c

3、带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。

  y; K1 c3 E! C
4、高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。


5、可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。


( v0 w) W8 N3 q6 O6、高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
$ m; ~8 C4 O3 z1 c

" H! ~: ~8 b( t9 U& G7 `  \6 K7、有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。


/ T8 L  {4 j* a' o# t6 @' g' Z" {
/ Y6 T( n6 H. q4 p" s$ O推荐阅读PCB LAYOUT：元器件布局与焊接工艺
PCB layout结合生产的设计要点
PCB Layout中的走线策略
! n0 Q) }" D7 {% b' k/ T4 ?2 O% x看了毁你三观的PCB设计理论 高速PCB外层还要不要覆铜了
高可靠性PCB的十四大重要特征

PCB设计中的阻抗匹配与0欧电阻
" ]* |# V( [* N. d! j, s0 ^& lPCB设计指南: 层叠
! u+ G3 B: @1 `: `/ \' K) p1 WPCB设计中的新技术－埋阻技术
" ?& R  d- A$ p. x牛人分享手机PCB设计的RF布局技巧
' A4 a3 K) i# X1 _6 a- t浅谈设计PCB时抗ESD的方法
PCB布板时去耦电容的摆放问题
PCB的惨痛经历，值得工程师借鉴
PCB layout结合生产的设计要点
磁珠在PCB电路设计中的选用

  C$ @# @4 t6 A( |/ a
6 O, g) n3 _. u* i' c% g9 B  l
回复：运算放大器、单片机、示波器、模拟、毕设、电阻、DSP、傅里叶、阻抗、小波、信号、电路、面试、电源、FPGA、USB、CAN（回复你想看的）
" P& ~& s& P5 x0 ]: d) {

) I+ r/ l* \5 N1 l6 ~  x喜欢请收藏分享本文
&EDN电子技术设计
) z" C2 I- g  e
" b& o7 {* k+ J% x  S微信号: edn-china

' f. ]3 W' y7 v- t$ Z电子工程师的灵感设计之源

▼点击原文看更多技术文章