在电路设计中，什么样的串扰是可以接受的？？

admin · 发表于 2019-9-27 15:52

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

Jiangxiuguo写这篇文章的背景是一位朋友给我发了个消息说：他有一个板子空间受限，但是设计工程师要求线与线之间的距离要达到3W的要求，否则串扰噪声会比较大。这个问题其实我也没有一个标准的答案。下面我们就借此来看看串扰这个问题。
首先我们来看下维基百科上串扰的定义：
In electronics, crosstalk is anyphenomenon by which a signal transmitted on one circuit or channel of a transmission system creates an undesired effect in another circuit orchannel. Crosstalk is usually caused by undesired capacitive, inductive, or conductive coupling from one circuit or channel to another.
从这个定义中我们了解到串扰是通过容性、感性或者传导耦合引起的一种现象，那这种耦合或者传导的现象在PCB电路板上是不可避免的，所以在每一块PCB板上都是实实在在存在的。这就说明串扰是无法被消除，只能说减小。这就回到了前面的问题涉及的话题了，那么什么样的串扰是可以接受的呢？或者说什么样的串扰是合理的？
简单的回答这个问题就是：只要不影响到产品正常工作的串扰都是可以接受的。当然，其实这就与产品的实际应用或者要求有关系。因为每一种产品或者应用不同，其要求就不相同。比如，USB3.0规范中就定义了线缆的串扰，这个串扰还分为了superspeedpairs的串扰以及superspeed与D+/D-之间的串扰，如下图所示：

由于USB的设计比较简单以及信号比较少，所以串扰的要求也比较简单清楚，但是对于一些更高速的总线或者要求更高的总线，串扰的要求就会比较复杂，计算的是ICN（Integratedcrosstalk noise），比如下列是OIF CEI对串扰的要求：
The Integrated Crosstalk Noise (ICN) is less than 3.9 mV.MDNEXT shall be less than 1.35 mV RMS. MDFEXT shall be less than 3.6 mV RMS.具体的计算如下所示：

      以上只是部分计算公式，只是用于举例，详细的请参考CEI的规范。但是很多工程师看到这个公式估计就晕菜了，更别说计算啦。但是我要说的是，更给出具体规范的就要感谢协会那些定义这些参数的工程师啦，否则，我们只能按经验来做。

      那么经验是什么呢？对于串扰而言，没有特殊要求的情况下，就按照信号幅值或者电源电压大小的5%或者-26dB计算，如果信号幅值或者电源电压比较小，则把要求再定紧一些，比如1%或者-40dB。这些都是从数值理论上来计算的，仅供参考。具体到实际项目的时候，还要看实际的情况，毕竟串扰不仅仅与信号传输的结构有关系，还与信号本身也有关系（激励源的上升时间、激励源与受干扰源的相位等等）。
具体怎么获得这些参数呢？就得通过测试设备（示波器、网分）测量或者仿真软件（ADS/SIPro/EMPro等）仿真获得。
      在设计之初就可以在ADS中搭建一个原理图仿真仿真串扰的情况，如下图所示，S41表示远端串扰，S31表示近端串扰：

也可以仿真时域的串扰，就需要下图所示：

在SIPro中也可以直接仿真串扰，在仿真的结果中直接查看，如下图所示：