答题 | 没空间啦，我能不往板边走线吗！

admin

上期话题
没空间啦，我能不往板边走线吗！
【文：黄刚】
& ~1 z# R; T+ s. c$ T
（戳标题，即可查看上期文章回顾）
& m, h+ C8 M  L. r: \# p2 D  k问答大家在实际设计中遇到过这种问题吗，一般是怎么考虑的？
依旧首先谢谢网友们的回答，看来大家都有过迫不得已在板边走线的经历哈。有的是因为真的没空间，有的是因为要开槽，大家从感觉上肯定也是知道走到板边会有一些问题，可能是因为不太具备SI的相关理论，所以也就不能像高速先生一样量化出来。在本期的答题中，重点回答大多数网友问的3个问题。


1、为什么走线靠近板边阻抗会呈升高的趋势？
其实这个是跟走线的回流路径是有关系的，我们知道走线的阻抗不仅与线宽，间距有关系，还和身处介质的介电常数有关。对于板内的带状线，也就是内层线而言，身处的介质就是板材的介质，是比较稳定的状态。但是一旦去到了板边，它的效果就是走在表层线有点像了，除了板材介质的影响外，还慢慢的收到空气的影响。我们知道，空气的介电常数是低于板材介质的，因此阻抗就会随之上升了。
9 y* B. @. d# t5 J; A
1 j' i/ |; V' Q& |( i
2、靠近板边损耗为什么会增大？
0 f0 J- E. t+ Y) T8 Q同样，回流路径决定了损耗的增大。走线没在板边的时候，回路路径比较明确，上下的地平面就是它唯一的回流路径。但是一旦走到了板边，有一部分的能量（主要是高频）就不能很好的从地平面回流了。那么这部分能量去哪了呢？没错，就是从空气中辐射出去了，所以传输的损耗也就变大了。
! M) |  r& ^* q7 W1 _- b

8 V( _+ I9 I+ i, F3、20mil这个值怎么得出来，任何情况下都是20mil以上就OK了？
- N7 ^8 e; S1 J( y0 @2 Y* A: Z& R
也有网友提出，20mil不能涵盖所有的情况。恩！很正确，它只针对于本案例来说。我们知道通常走线与回流地平面需要满足3H的原则，也就是地平面需要在走线的左右两边至少有3H的投影区域，这样才能使97%以上的能量包裹在这个回流路径中。像本案例一样，走线在最近地平面的距离为5mil，因此必须有15mil以上的距离才能保证一个相对完整的回流，使得阻抗和损耗都和板内走线接近。因此，20mil并不是一个定律，如果走线距离参考层有20mil那么厚，那么就至少需要距离板边20*3=60mil啦。当然这是仅从信号质量方面去考虑，如果要考虑更严格的EMC辐射方面的问题，估计走线距离板边要比3H更多一点哦。
$ c- J: y6 b4 O' Y) P2 B
7 w' K  W: f' w8 Y% `- p7 `
% R. B# o! ?1 p. I( I

8 x. j- J1 E2 d! J1 b' |( L. S（以下内容选自部分网友答题）
) c. p7 l/ |3 @- z  }* Y( c& X(1)关键信号尽量不走在板子边缘
' \" s& Z0 Z* y' u7 }0 L2 G! q5 W(2)尽量在外缘包地，打地过孔
) ], j% r8 b* e% D4 B' U) @(3)仿真评估实际的阻抗，损耗，根据项目具体情况考虑，比如评估能接受的到边的最小值
  N/ p& p* W- u! f5 C9 v(4)加尺寸加层等
@ moody
评分：3分
画图热身时按照管脚顺序排线，就有可能遇到高速线被挤到板边的情况。这时会考虑如何蒙蔽过关：1.任何情况下，设计要求铜距离板边0.3mm(11.8mil)以上，赶紧M键测量一遍，LvdsP最窄处0.32mm，顺利通过。2.前面的仿真员大呵一声“高速信号处理不好，会向外辐射干扰，若测试不过，还要贴铜箔、加元件，增加了工序”。吓的我脚一抖，碰到电源开关，眼前一黑。望关兴叹，原路返回。损兵折将后反省：“就你那点小聪明，还敢蒙蔽仿真员，螳螂挡车。一人不行，不是还有团队呀！”硬件、仿真、结构等一群同事被我请来，商讨对策。增加板外形尺寸？不能，增加板层数？不能，那就以高速信号为主体，重点保护，把电源、一般信号排到板边。可行，那就请你仿真员帮忙把把关吧。你看那板A，信号在20mil距离85欧差分线上欢快地奔跑着，嬉戏着，脸上洋溢着桃花般的笑容。我猜那那板A，信号在30mil距离100欧差分线上，依旧笑春风。
@ 山水江南
评分：3分
0 i# N; _, ?+ A0 r# y: x6 ]" A使用20H原则，指电源层相对地层内缩20H的距离，当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩，使得电场只在接地层的范围内传导。有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内。还可以多打地孔包地处理甚至加层或者优化布局布线层叠方案等手段，尽量避免线路靠板边这种问题。
@  龍鳳呈祥
评分：3分
% ~6 h$ J4 c3 D( s; C. O8 g' U+ g# C这也真的是很无奈
(1)关键信号尽量不走在板子边缘
7 _/ s( z1 L% q( v(2)尽量在外缘包地，打地过孔
(3)仿真评估实际的阻抗，损耗，根据项目具体情况考虑，比如评估能接受的到边的最小值
8 H7 ]3 @% r2 L( w4 x1 s(4)加尺寸加层等
@ 曹森
评分：3分
20mil这个不是绝对的，也非经验值，这个应该与信号到参考层的距离有关
' L0 u2 z% w3 \- o6 t, h@ 舞影飘飞
6 N& d  S5 s' N: s0 T评分：2分
一般板边内缩20mil走线，且会在板边周围一圈打地孔，起屏蔽作用，而且电源层会相对地层再内缩20mil
@ 淘生依旧
: s  ?1 a! t4 o) Y& h4 t: {" S评分：2分
遇到过类似问题，一般是想办法压缩其他走线的空间，如减小线宽等。或者想办法将高速线和其他走线的位置互换。一个常用的方法是将安装孔孔径减小，采用较小的螺丝。
) b. c( t- M6 a# s& L/ x0 a4 u2 |@ 涌
; `7 _1 F9 |6 b0 S评分：2分
两排交错板边地孔先占上地儿 实在没空间就让老板看着做 先删第一排 不够再删第二排...直至老板喊停 增成本
@ 打领带的土鳖
: o7 T! U7 V+ Q6 N评分：2分
遇到过，一般走线距离板边尽量远一点，其实就是参考层尽量完整包裹信号对。这个板边走线，如果多层都有信号对，对隔层串扰也会有影响
@ 两处闲愁
) n( n: D) A2 N# H评分：2分
平时画板不是都要内缩20mil以上吗？当时我领导和我说的是内缩是防止板子外面进水等特殊情形是信号电源和地短路
8 ]  Y; _9 s0 v- ~@ 陈高平
评分：2分
: |* x& }2 P+ z9 }我们的处理方法是，同层板边包地，地孔包围，参考平面要比走线所在位置，外括3h
@ Ben
0 I! _  y/ R% @5 b$ C  n评分：2分
很密的板子增加两个螺钉孔，或者中间开个槽，瞬间崩溃，布线只有靠板边了。这个没办法避免，只能是尽量增大到板边的距离、减小板边走线的长度。实在不行就只有增加成本，加层啦！
; n% H5 u6 J) \@ 绝对零度
% b8 C. {9 d- U评分：3分
# E0 S7 }1 |0 z) A需要控制阻抗线不会靠板边走，距板边1mm内不会有走线和铜皮。
. U( P6 R! r/ k2 [@ 晴天
评分：2分
主要是emi会超标，到时候为了认证就会老老实实按20H改板
1 a% y, c1 X1 e% H) K@ 唐灏
评分：2分
" C$ I  h& h, `一般处理方法，优先保证最重要的信号线在pcb里面，一般对阻抗要求不高的信号线放在靠近板边，如果实在没空间就首先考虑把间距放小，再考虑往板子边沿靠或者缩小线宽等，但也要保证在工艺允许范围内。
- J& W  [+ r6 O; K9 ]@ Jamie
评分：3分
(1)关键信号尽量不走在板子边缘
(2)尽量在外缘包地，打地过孔
% \0 g2 J4 G# x$ ?  B(3)仿真评估实际的阻抗，损耗，根据项目具体情况考虑，比如评估能接受的到边的最小值
(4)加尺寸加层等  
/ G6 l/ f* N# a@ moody
评分：3分
9 P# Z$ z  r  I2 J% j( n- A) G  l5 ?一般都是要求20H吧，说实在的，尽量还是别靠板边走线啊，就算走了暂时没发现问题也不代表就没问题啦。毕竟边缘走线时，工艺加工误差，甚至切板误差，边缘磨损，泄露干扰啥的，都有风险的。
, F4 E8 r3 E0 W2 |9 g3 [@ 杆
# F( k4 c% T. J: [3 j评分：2分
更多精彩留言，请点击左下角原文阅读~
! L. M9 _0 c/ ^3 ?0 B; @9 L查看我的积分，回复关键词“2019积分”；
看看我能兑换什么礼物，回复关键词“积分商城”；


& q6 y3 ]) E# ]1 F$ Z& V2 s7 e
  g# P' J" ]: D3 o- N- @6 j
————你可能错过的往期干货————

没空间啦，我能不往板边走线吗！
  g5 i0 T7 F; K$ U. N$ J宝藏文，高速先生所有原创技术文章，戳戳戳！


' R8 F3 x: A6 j回复数字获取往期文章。（向上滑阅览）

回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
! m0 J0 {  ^) J* N回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
5 |, M( k1 H+ X& `: `& r6 \回复28→层叠系列（下）
7 R" {4 @4 I; [! c7 A# w回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
& q! ]& L, `" |回复25→拓扑和端接系列（上）
$ k! N% w2 X. X8 _1 w& O回复24→反射详解系列文章
( T* e0 a: v7 @) @回复23→阻抗系列（下）
回复22→阻抗系列（中）
$ G5 h: m5 q% W8 t回复21→阻抗系列（上）
回复20→绕线与时序
' C% B# a: q( v5 O9 n回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
# ~3 r: O+ E  C6 A回复16→DDR时序学习笔记系列
. c; H" ?' J% D6 P; q' Y# o: Y回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
5 m( e4 v5 }( N回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
6 H. a# D+ J0 I回复11→PCB设计十大误区-绕不完的等长系列
/ i( H- ^% V1 f" P& W  N( i回复10→PCB设计十大误区三
; Z5 B0 f: e: ?. y: g回复09→DDRX系列
# v! c* m; b8 \8 G+ Q; j回复08→高速串行系列
) d( Y6 X2 X' j0 G* d/ U回复07→设计先生之回流设计系列
+ D  d# K5 t6 {' g4 _: Y6 L回复06→略谈Allegro Pcb Design 小技巧
: q2 Z' M; k3 c; H9 `( u回复05→PCB设计十大误区一二
回复04→微带线系列
) M3 A3 a" T9 V& N回复03→抽丝剥茧系列
: Y4 P8 M5 i' V* J$ [  C回复02→串扰探秘系列
2 y# b2 F7 I; r6 n回复01→案例分享系列