说好不哭，直到电流“烧”红了过孔……

admin

微信公众号 | 高速先生
文 | 姜杰


不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
/ L4 Q- n2 S. R就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。
9 x0 r6 V1 k* e: w3 R& _0 m供电模块VRM与用电端SINK的相对位置如下。
6 a! g5 p1 [; n; X+ s7 n7 m
- l5 E5 e. m8 D. O其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。

看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！

  W) X" ?! T, R打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。



大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
8 C2 h7 Z' i9 N! V( y简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。
2 Q3 b# z, @$ Z' L
为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。

8 ^; @3 D8 w- P% `! j) E只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。

想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
) y) e1 B5 _" G* |. W1 c; Q, E
) x) j% _; v1 R: d
4 o) I7 X$ o# K* s8 [4 N4 v
不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
9 B9 ^- X7 U, C* M$ t+ @7 d  X4 w这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。
7 {' N* n% ~: S5 Y+ `- ?4 X6 q

, N* f: R1 h% T  W
. ^! w* m6 F4 ?; t, e2 j' C— end —
: o% D2 M4 _& {* h2 K' ]! J
本期提问
+ r0 L4 A1 P: n9 B) d
& j5 c  n5 C) z保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
  _3 d1 T( ?7 X2 S1 B' o' J
! C  L1 `  H4 F5 |, P; B/ O; s$ [
" d3 x4 w: q% ^# }$ v1 }

7 N* H- ~: c" x# Z1 H, B

$ x! F2 M$ m+ a" [* u/ `+ x
: p4 l+ |3 I: v6 T! ~
' L1 ^0 ]& F; R: E, F; k3 K————你可能错过的往期干货————
( A/ h! K1 M. J4 }1 O
没空间啦，我能不往板边走线吗！
宝藏文，高速先生所有原创技术文章，戳戳戳！
5 X( _/ a* d3 z. G5 o/ E
, ?: p" v$ p4 [  r/ O8 I4 C( a0 W
回复数字获取往期文章。（向上滑阅览）

回复36→高速串行之S参数系列
回复35→高速串行之编码系列
回复34→高速串行之S参数-连接器系列
) v# K2 I2 \$ t回复33→高速串行简史系列
! C0 o9 i: Q+ d# e; t& V- |. C4 {回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
" p6 X( ~) Y4 d5 a7 K0 w回复29→DDR系列（上）
回复28→层叠系列（下）
$ M; q* x1 @9 s回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
9 [4 D7 A9 ?1 u: [8 N5 g7 C7 H回复25→拓扑和端接系列（上）
* [4 ?! l6 ~6 {8 i* @+ {5 [9 ]回复24→反射详解系列文章
回复23→阻抗系列（下）
" a0 q% j6 s1 z( [: o' Q回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
- a/ Y: [$ |4 u4 b回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
, H! P7 R& T( i6 b' G5 f# Q回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
, q' h: x1 r* D/ z回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
5 h5 X  v- W2 M3 I回复11→PCB设计十大误区-绕不完的等长系列
% }$ i& p. b: i$ n& w6 `$ g' o1 j5 I回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
3 C# J! R5 V+ M8 L, u. E2 e& Y回复05→PCB设计十大误区一二
9 g+ k+ I4 v$ J2 X. r. ?回复04→微带线系列
回复03→抽丝剥茧系列
! G6 g' M, e4 n! \回复02→串扰探秘系列
回复01→案例分享系列
. s* T! p# v/ n: \6 J
' p! b& O  p# C7 M' f( b' G

觉得内容还不错的话，给我点个“在看”呗