2017年11月5日QA检查报告节选

guhanzuiying

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

受教了，谢谢版主。
% a; |7 V( {. W3 P: ^, a

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

受教了，谢谢版主。

1023598725

Jamie_he2015 发表于 2017-11-6 18:54
# x2 J) {) v! u, X$ D0 U应该是，不要在两个过孔之间的挖空区走线

谢谢。

LiuTao166462139

EDA365QA 发表于 2017-11-6 10:15
5 {' S1 l$ @$ @! ^5 s- ~- i4.CAN没有按照差分走线

8 B0 e( p" ^; h+ R; J0 X' C5 scan为什么要走查分呢

剑铮奇迹

1023598725 发表于 2017-11-6 17:44
你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

! b$ a% `$ H) L7 C6 K2 k不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

EDA365QA

LiuTao166462139 发表于 2017-11-7 15:49
& F7 \8 w: W& D- m4 Ocan为什么要走查分呢

https://www.eda365.com/thread-152486-1-1.html

jiangriver

EDA365QA 发表于 2017-11-6 10:15
3.网格部分应该是表层禁布

4 o; i5 ^$ V6 Q( m9 H9 u为什么要禁止布线?  没听懂.

fengyu6117

EDA365QA 发表于 2017-11-6 10:15
4.CAN没有按照差分走线

' f3 @2 _1 }! @0 L# UCAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。
- s) L7 M2 Q  |. s; O1 N

cjz351421568

1023598725

剑铮奇迹 发表于 2017-11-7 15:58
不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

* r+ Z/ i. e- P% ?* k谢谢大神。

qilinwang66

Jamie_he2015

:lol:lol:lol:lol

wx_SHOh21dw

感谢分享

紫菁

jiangriver 发表于 2017-11-7 19:02
为什么要禁止布线?  没听懂.

看起来像是结构要求。那个区域很像是导入的结构图啊。
) L/ H6 B0 J$ ~  d3 D' w0 m