2017年11月5日QA检查报告节选

guhanzuiying

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

! s: S5 S3 v* m8 l) ]- @9 ]受教了，谢谢版主。
: }: c5 D% ?/ e4 d: G7 u

1023598725

EDA365QA 发表于 2017-11-7 09:03
3 O! F% ?- R2 ^9 g4 @高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

9 d( K  T* S# L: Z; l受教了，谢谢版主。

1023598725

Jamie_he2015 发表于 2017-11-6 18:54
应该是，不要在两个过孔之间的挖空区走线

& ~5 B& h7 S9 S- P3 k* }, Z% j* P谢谢。
7 C, `8 U- E! G- g$ D, H

LiuTao166462139

EDA365QA 发表于 2017-11-6 10:15
4.CAN没有按照差分走线

/ P6 S2 G& ^! x3 |4 Fcan为什么要走查分呢
4 j3 H4 K) S( G/ k/ ?- F) E1 m5 d

剑铮奇迹

1023598725 发表于 2017-11-6 17:44
, [& j6 W1 U5 f4 t, J你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

4 o% ~0 r' F( k) {8 Q% a5 m1 ^不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

EDA365QA

LiuTao166462139 发表于 2017-11-7 15:49
1 d; q% z0 d4 |- W8 c# `can为什么要走查分呢

/ L+ f2 N( t. ]" @# ahttps://www.eda365.com/thread-152486-1-1.html

jiangriver

EDA365QA 发表于 2017-11-6 10:15
3.网格部分应该是表层禁布

为什么要禁止布线?  没听懂.
4 R6 C8 R: F0 ^' i9 _! @

fengyu6117

EDA365QA 发表于 2017-11-6 10:15
4.CAN没有按照差分走线

CAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。

cjz351421568

1023598725

剑铮奇迹 发表于 2017-11-7 15:58
不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

谢谢大神。

qilinwang66

Jamie_he2015

:lol:lol:lol:lol

wx_SHOh21dw

感谢分享

紫菁

jiangriver 发表于 2017-11-7 19:02
为什么要禁止布线?  没听懂.

看起来像是结构要求。那个区域很像是导入的结构图啊。