2017年7月23日公益PCB评审报告节选

jacekysun

pcb 发表于 2017-7-24 14:49
, s3 V. p) m6 }! M1 A: A& K8 ~DDR3没有这个要求

对，我也看到DDR3没要求DQS和clk有相关联的

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
" R3 c( A( a* h" i+ v* e4.  DDR下拉都应在末端.

% ?0 g+ s( k4 i" H1 d& o5 b是指的vtt的电阻吧，这个端接电阻放在哪里应该看走的拓扑吧，如果是fly_by，就需要放在末端颗粒，现在看这个图走的是T型拓扑，是不是放在中间的T点位置？

eda1057933793

EDA365QA 发表于 2017-7-24 08:41
5.  时钟与DQS差太大了.

5 ]; J8 X' M' O/ T/ N看图片，地址、控制、时钟线走的是T型拓扑，而数据线走的是点对点的，那么时钟和每组数据线的dqs该怎样控制，datasheet里应该有写等长控制要求，这种的应该是到每片颗粒的时钟线长度比到该颗粒的dqs长一定的数值是吧。
( L" `8 M6 ]! b8 n

fengyu6117