ddr2跑不起来跟什么有关呢？

superlish

这三根是否是需要等长的？你这里差的好大啊  （有PIN延时吗？？ DDR2就用单端1根DQS，有要求全等长的，不知道你这个芯片要求是什么的？）
. [2 y1 q# S! J/ Y4 U/ j
1 s7 S" y. ]  x


" S$ s% q1 f( f$ {! z. ^

ALLEGROPCB

你这个跑步起来很正常，一般时钟最长， 具体看芯片指南，有一些芯片，是数据线和时钟误差不能超过600. 。。 走线要满足3W 。。 最好把文件发上来看一下。 还要看平面完整。

lqf

1. 间距不满足3W（常规设计），绕线起的包太窄了。
$ x4 Z7 M7 V9 i& R) J# _; v2.阻抗不连续，走线在变压器下方，没有参考平面。
4 c0 o! W. G6 c/ i3.常规地址线应该比数据线长的。

jerryzhu

跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。看看硬件有没有问题，如果是速度上不去在去考虑干扰问题。

1194022400

RJ45选自带变压器的，不要再额外加隔离变压器了

Trista

superlish 发表于 2017-5-26 18:28
这三根是否是需要等长的？你这里差的好大啊  （有PIN延时吗？？ DDR2就用单端1根DQS，有要求全等长的，不知 ...

没有等长，你指的三条信号线是MDQS0，MDATA7和MDATA5.MDATA7和MDATA5是等长的
# c' a- P* s# X' t
1 Z, d+ b  X: ~3 S$ E

Trista

ALLEGROPCB 发表于 2017-5-27 10:19
你这个跑步起来很正常，一般时钟最长， 具体看芯片指南，有一些芯片，是数据线和时钟误差不能超过600. 。。 ...

你好，不好意思，文件公司不让上传的！另外画的一个板子，数据也比时钟长，大概是在500MIL内，能跑起来，这个跑不起来的板子，结构有限制，板子太小，CLK时钟无法走比数据线长，现在怀疑是信号完整性问题，重新改板，到时看看能不能跑起来
6 T0 Y8 G% L9 _$ U

Trista

jerryzhu 发表于 2017-5-30 21:53
跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。 ...

我只是单纯画板的，板子是硬件调的，你说的那些，我都不懂

Trista

jerryzhu 发表于 2017-5-30 21:53
8 x- c4 y- ?. h3 n  F1 i跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。 ...

1 E) r3 O5 S8 U. t4 X! ]- r! {刚问了硬件，具体是怎么跑不起来，他说就不知道怎么情况才解决不了！
) d( q6 }' E" _1 ?) t. T5 l. `