|
cousins 发表于 2015-9-5 11:403 c5 B) W% e8 _$ E& _, m2 s
1.这是大学数学基础...
. i& [ b+ U0 {& a2.论坛里有现成的帖子* g% X7 [% [6 t: F. e
3.没理解你的问题。。。猜测性的给你个答案为影响信号质量 ...
, ~$ t* L6 g4 U5 m) o6 d谢谢你cousins
7 h" Q Z* Z1 ?* V: Z2 h1. 我有些些数学基础的, 4 A; D4 ~ H7 e6 k2 }1 Q
2. 论坛的帖子, 正在找......
; i, e6 s" q" j( E0 k" F, h2 \: Z# M3. 想了解一下, 如何影响质量?影响哪个参数?
8 N4 W5 N2 C; _- d- d- k5 n4. 这个结论, 似乎与我的客人的观点不一致。他们的观点是, 两端的裕量, 在器件选型的时候已经确定, 其它事情由PCB决定。: F/ d, t& [# o9 B
8 q0 q$ }- a( q, x3 E0 ~; y; c
注: 我并不是SI 专员, 只是在邮件里读到客人有提及这一句” We want to update this layout to limit the length of SATA Lanes, and keep there the SATA loss below 6dB for SATA compliance." 所以想尽快,简洁的解一下相关的情况。
+ z+ W: I' D6 o1 H* h' K! @6 h5 u谢谢大家!
& \% x* O0 @4 a2 p* W
0 h3 p! T( g# E |
|