|
本帖最后由 shark4685 于 2015-3-16 14:40 编辑 , I8 i1 `3 f; k9 I, c; e+ z
% \9 a+ s, Q/ O9 U% IDDR3的突发长度(Burst Length,BL)
0 g* q, ?8 j: W$ Z" u8 M$ z# P/ N/ t0 Y9 A% i
由于DDR3的预取为8bit,所以突发传输周期(Burst Length,BL)也固定为8,5 d+ Q) Z0 E* C4 p# s
而对于DDR2和早期的DDR架构系统,BL=4也是常用的,, [' w' [5 `9 S; _% N
DDR3为此增加了一个4bit Burst Chop(突发突变)模式,8 l2 C, H, @+ B( M
即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输," T1 w6 P& N6 s0 \3 i; f4 ]
届时可通过A12地址线来控制这一突发模式。而且需要指出的是,
& r& F0 ?$ S* o任何突发中断操作都将在DDR3内存中予以禁止,
* Z$ L4 d1 Z# U且不予支持,取而代之的是更灵活的突发传输控制(如4bit顺序突发)。2 ]) K. V% R& e5 K! t& v3 L
|
|