高速PCB设计经典教材系列！

924684929

非常好的书

kuochiang

nice for share totally EMI/SI tech. books~~

a474696060

分成这么多包，下到蛋碎
5 H& s2 [! A. ?$ i3 X

minibmw888

确实不错,可惜没钱了啊!

melooody123

楼主真好，谢谢分享

hzm365

可以，真有意思

hzm365

简直爽死了

alexfu1984

笔记和大家一起分享

APP_13111111123

Allen 发表于 2007-09-18 21:01:41
新手不要看这些书，找个入门的工具书，先做些练习，熟悉软件。

怎么说呢

eigawaakira

Allen 发表于 2007-08-30 10:01:42

) d, z; a! z; w* c数据传送类指令：

1 MOV A,Rn 寄存器内容送入累加器   

9 z1 a( n; ?* e+ C+ n$ y# [, l. E) x* l2 MOV A,direct 直接地址单元中的数据送入累加器   
. q9 c. H' ~) f( f6 f
" `0 Z. M: z" m+ J2 e3 MOV A,@Ri 间接RAM 中的数据送入累加器   

; Y- i5 X9 e$ Y2 g4 MOV A,#tata 立即数送入累加器   
  S" V; s6 q0 Z. n, X
5 MOV Rn,A 累加器内容送入寄存器   

$ D7 |' L# Y- c, K$ |- v6 MOV Rn,direct 直接地址单元中的数据送入寄存器   

* C8 {8 W0 E  l) U! N8 v+ K2 }7 MOV Rn,#data 立即数送入寄存器   
0 \/ K$ _& g2 P" K
8 MOV direct,A 累加器内容送入直接地址单元   
+ T5 P! d2 u& s5 _3 B( \1 |
9 MOV direct,Rn 寄存器内容送入直接地址单元   

10 MOV direct,direct 直接地址单元中的数据送入另一个直接地址单元   

3 v- Z6 o$ o& C0 p- v! }7 N11 MOV direct,@Ri 间接RAM 中的数据送入直接地址单元   

12 MOV direct,#data 立即数送入直接地址单元   
9 t6 [) e. u1 ?
! F* x( |/ x' ?5 V13 MOV @Ri,A 累加器内容送间接RAM 单元   
. B0 J3 s$ P/ d/ I( f# l9 t9 |% I
9 l) g3 f; t: D. B* C14 MOV @Ri,direct 直接地址单元数据送入间接RAM 单元   
7 w" X3 x+ M5 ?$ \. @2 E
15 MOV @RI,#data 立即数送入间接RAM 单元   

- Y1 `+ ^* b" W3 X; N$ k4 o16 MOV DRTR,#dat16 16 位立即数送入地址寄存器   
2 o2 g& h- a/ M: |) _# M) \
17 MOVC A,@A DPTR 以DPTR为基地址变址寻址单元中的数据送入累加器   

18 MOVC A,@A PC 以PC 为基地址变址寻址单元中的数据送入累加器   
! I2 x4 N& x. ~* t  L* D# m9 J
19 MOVX A,@Ri 外部RAM（8 位地址）送入累加器   

- _, I! R  f5 ^, r: x20 MOVX A,@DPTR 外部RAM（16 位地址）送入累加器   
+ Z, r3 Q5 j( ?4 v
21 MOVX @Ri,A 累计器送外部RAM（8 位地址）   
$ }6 L' j7 K) A, |, d9 g# O! I
0 L: o" y& S) k0 G2 ^0 D22 MOVX @DPTR,A 累计器送外部RAM（16 位地址）   

: i( s; {( f/ v$ K5 A6 @3 @23 PUSH direct 直接地址单元中的数据压入堆栈   

! g! D" ?/ y% t. e& `6 W7 W: R24 POP direct 弹栈送直接地址单元   

! A! b# a" a$ q25 XCH A,Rn 寄存器与累加器交换   
- V8 _4 d3 J2 p
26 XCH A,direct 直接地址单元与累加器交换   

# z; N& ?9 n- |4 h3 K27 XCH A,@Ri 间接RAM 与累加器交换   

28 XCHD A,@Ri 间接RAM 的低半字节与累加器交换   
1 T4 I1 S' Y: n- P& s2 T

算术操作类指令：   
! b& p, G- e- s, {8 F. A, V1 O: G+ Z
' Q* ^3 y) k: F+ _1 ADD A,Rn 寄存器内容加到累加器   

: }5 z; O& t1 {5 R6 L0 |2 f& x2 ADD A,direct 直接地址单元的内容加到累加器   
" x# @# B5 X: e8 r4 R6 X
3 ADD A,@Ri 间接ROM 的内容加到累加器   
, N9 T  V! F6 g( _2 L3 c* f
4 ADD A,#data 立即数加到累加器   

5 ADDC A,Rn 寄存器内容带进位加到累加器   
8 j* i1 \/ Y; W% l# @( ?) ~
% r0 ]' Y  P9 K- y6 k6 ADDC A,direct 直接地址单元的内容带进位加到累加器   

7 ADDC A,@Ri 间接ROM 的内容带进位加到累加器   

+ x, c9 M- ~$ ]% D8 ADDC A,#data 立即数带进位加到累加器   
" I: X+ P: ]- ?, \2 [; G9 q8 O% `
9 SUBB A,Rn 累加器带借位减寄存器内容   

10 SUBB A,direct 累加器带借位减直接地址单元的内容   
- j& o6 v3 r: ~( ?0 _/ ]6 I
4 j$ r3 @) ~' s% h! d$ [# p. N11 SUBB A,@Ri 累加器带借位减间接RAM 中的内容
7 h" P2 m) A& b" D+ f% Q7 K
12 SUBB A,#data 累加器带借位减立即数
6 O6 e) b: ^! [7 ?4 C! K  i+ h# Y
3 _- t* S# Q& t7 H. l13 INC A 累加器加1

14 INC Rn 寄存器加1

9 a: m, w6 z! g0 f  W* K+ _/ g15 INC direct 直接地址单元加1

& u- c- Z  i7 u$ @0 k16 INC @Ri 间接RAM 单元加1

17 DEC A 累加器减1

& Q# ~4 D6 N) B5 a; V1 W& @18 DEC Rn 寄存器减1 1 12
$ \- U5 e" w! J8 i
9 r. w2 W0 x3 L" ^- _19 DEC direct 直接地址单元减1
" b7 d7 `) s. w0 C1 j' f; W
20 DEC @Rj 间接RAM 单元减 1
! a9 Y! X, F( \- y) o" i
1 j* U0 E0 q$ Z* ^! p21 INC DPTR 地址寄存器DPTR 加 1

22 MUL AB A 乘以B，结果放在A
6 f" L# b- H4 `/ R4 m
23 DIV AB A 除以B，结果放在A
7 r1 l. s4 N+ x+ j: X5 n
24 DA A 累加器十进制调整


: \4 Y" J( t6 b; z' c布尔变量操作类指令：

1 CLR C 清进位位
- |! Q! l0 o: A/ q5 \$ H
# J3 x8 P; X( x- y% m' |# k2 CLR bit 清直接地址位
  P1 w/ _! h, ~) o# \
( L- ~$ ?7 m8 ^% I3 SETB C 置进位位

4 SETB bit 置直接地址位
" R8 m# J2 ~0 l
5 CPL C 进位位求反
$ k7 h5 i0 I4 r6 w1 {. z/ h" k
6 CPL bit 直接地址位求反
# M8 D2 q7 U( z; u, P. Q
7 ANL C,bit 进位位和直接地址位相“与”

& l/ Z7 J" W' r, P8 ANL C,bit 进位位和直接地址位的反码相“与”
, o# M5 u/ [% D- Y) B8 g! U$ v% S
; a( I* Z6 Q8 H  n9 ORL C,bit 进位位和直接地址位相“或”
( c/ @" B% @0 u$ s
10 ORL C,bit 进位位和直接地址位的反码相“或”

11 MOV C,bit 直接地址位送入进位位
0 v' S- z. S; V
2 S3 Y5 v# T5 B% H4 x' k0 t' K, {12 MOV bit,C 进位位送入直接地址位

13 JC rel 进位位为1 则转移

14 JNC rel 进位位为0 则转移
& Z! d, i+ k2 l$ F3 l
4 s6 f5 W9 c2 q15 JB bit,rel 直接地址位为1 则转移

16 JNB bit,rel 直接地址位为0 则转移

17 JBC bit,rel 直接地址位为1 则转移，该位清零
9 S6 {, t" F5 R0 {! R0 m

; x/ a# A( {) O& Q( u/ ~逻辑操作数指令：
  Q2 c, V: _$ @5 |$ I2 w
1 ANL A,Rn 累加器与寄存器相“与”

2 ANL A,direct 累加器与直接地址单元相“与”
5 T5 E' A8 ~+ V3 F
3 ANL A,@Ri 累加器与间接RAM 单元相“与”
5 ^) Q1 A( J+ J4 E' S$ S. A6 |5 a) K
) z( d. ?" |# N4 X4 ANL A,#data 累加器与立即数相“与”
( t' F  T+ o, {# s3 Q
5 ANL direct,A 直接地址单元与累加器相“与”

6 ANL direct,#data 直接地址单元与立即数相“与”
, A/ A  `. u8 x: v
7 ORL A,Rn 累加器与寄存器相“或”
1 ?+ o9 t# S' c& H* }! `2 P
8 ORL A,direct 累加器与直接地址单元相“或”
4 p( F! r7 M. j3 g+ e- D
8 y# I7 ^) B7 C; L  @9 ORL A,@Ri 累加器与间接RAM 单元单元相“或”

4 f% y5 D& m* t. \$ C) h10 ORL A,#data 累加器与立即数相“或”

11 ORL direct,A 直接地址单元与累加器相“或”
) K3 ?/ G( M# D
12 ORL direct,#data 直接地址单元与立即数相“或”
( Y' m- w5 X8 a6 f
13 XRL A,Rn 累加器与寄存器相“异或”

14 XRL A,direct 累加器与直接地址单元相“异或”

15 XRL A,@Ri 累加器与间接RAM 单元单元相“异或”

16 XRL A,#data 累加器与立即数相“异或”

17 XRL direct,A 直接地址单元与累加器相“异或”

18 XRL direct,#data 直接地址单元与立即数相“异或”
1 L, C; z4 c& ?1 U
19 CLR A 累加器清“0”
* M, M3 u) [' b  y1 z; I
. r7 @$ t7 ~9 I/ c7 M6 `20 CPL A 累加器求反
9 h# ~5 C) l1 k8 A
) j5 C5 l" y. [. S/ U- ]21 RL A 累加器循环左移
9 f! \, A' d/ M4 [  l
7 @$ F# F! ]" P  d9 i) y2 E22 RLC A 累加器带进位位循环左移

  _4 Z( K5 H  v: y+ d23 RR A 累加器循环右移
4 D; y+ g9 [1 L0 S9 w4 w
24 RRC A 累加器带进位位循环右移

% N5 d3 m; B, w4 U25 SWAP A 累加器半字节交换


3 q4 d2 G4 G$ o5 ?/ I控制转移类指令：
: o% o" m; O/ B' d2 r4 [
0 ?9 `7 G0 e1 y+ e3 P# Y. ^1 ACALL addr11 绝对（短）调用子程序
/ A% \) J0 T0 D4 g( y( E: b: N' c% y
2 LCALL addr16 长调用子程序
( x4 w% p) l) b- M0 v
; W5 M" P4 g; S% U6 Z" W; ^( Q3 RET 子程序返回

4 RETI 中数返回

* @% x  [% R) t, J7 Y6 S# P$ a# |5 AJMP addr11 绝对（短）转移
$ G/ p6 A. b3 G) j4 v0 C) S
6 LJMP addr16 长转移
! z  W+ R7 p- e2 g
0 M) v5 X. o- e7 ]# [  r5 P7 SJMP rel 相对转移

4 ]. H/ [* D0 ~1 p& u8 a8 JMP @A DPTR 相对于DPTR 的间接转移
/ m* C' m9 L+ N. M& j% B
9 JZ rel 累加器为零转移

9* JNZ rel 累加器非零转移
! r; j% l3 ~0 p; s& M* J# W
10 CJNE rel 累加器非零转移

7 s' x1 v3 w7 j, r11 CJNE A,direct,rel 累加器与直接地址单元比较，不相等则转移
$ g9 O! o; E, z
, i" n! p' \2 F' J: [2 y8 t! P8 A12 CJNE A,#data,rel 累加器与立即数比较，不相等则转移
3 X. H' O% v; z5 [+ {
- x( c; ?2 ?2 u& Q" X5 |13 CJNE Rn,#data,rel 寄存器与立即数比较，不相等则转移

6 H9 ^* p' r( r14 CJNE @Ri,#data,rel 间接RAM 单元与立即数比较，不相等则转移
: }$ |# A& z& J0 b! v5 G
% o" B& O9 l3 J% a: E15 DJNZ Rn,rel 寄存器减1，非零转移

+ J1 r& c3 g- D+ T9 _: E; e# l3 F16 DJNZ direct,rel 直接地址单元减1，非零转移
( i  C: I/ Q7 \2 A
2 i8 Y- x8 s3 }. z0 M17 NOP 空操作

eigawaakira

Allen 发表于 2007-08-30 10:01:42

. a' z) Q! y, Y. u
% \6 R  G: z2 Z; r2 O9 J数据传送类指令：

- U, Y& }! r) ^6 `0 ^1 MOV A,Rn 寄存器内容送入累加器   
. i! t4 V* o* v; X
2 MOV A,direct 直接地址单元中的数据送入累加器   

& Q( |2 ^# s/ B; T1 |- i8 w3 MOV A,@Ri 间接RAM 中的数据送入累加器   
8 D% N) C% A" C9 ~) T4 r
4 MOV A,#tata 立即数送入累加器   

* U, w9 ]! h( x' m5 MOV Rn,A 累加器内容送入寄存器   

6 MOV Rn,direct 直接地址单元中的数据送入寄存器   
$ Q6 L9 L9 k* p3 K& \' X6 |: f
  O6 F' }0 r1 A1 X7 MOV Rn,#data 立即数送入寄存器   
+ G" T, @, J7 K0 x2 M
8 MOV direct,A 累加器内容送入直接地址单元   

9 MOV direct,Rn 寄存器内容送入直接地址单元   

' \, {7 A. ]: l3 X' K10 MOV direct,direct 直接地址单元中的数据送入另一个直接地址单元   
+ i1 ?* i. e! E" p- P2 `
2 y' g1 G; I  L- _- l11 MOV direct,@Ri 间接RAM 中的数据送入直接地址单元   
8 x) G9 ?' Z* {0 S  L$ Z5 G
12 MOV direct,#data 立即数送入直接地址单元   

13 MOV @Ri,A 累加器内容送间接RAM 单元   
+ I) S7 X9 R0 d7 v: A
14 MOV @Ri,direct 直接地址单元数据送入间接RAM 单元   

1 Y; C2 ]& m: v0 m( Z( M+ f15 MOV @RI,#data 立即数送入间接RAM 单元   

16 MOV DRTR,#dat16 16 位立即数送入地址寄存器   

17 MOVC A,@A DPTR 以DPTR为基地址变址寻址单元中的数据送入累加器   
; G, D3 z# Z/ A4 |7 D0 J; {/ T
- c% M8 a" x8 N9 B; p. {% I& W; D18 MOVC A,@A PC 以PC 为基地址变址寻址单元中的数据送入累加器   

19 MOVX A,@Ri 外部RAM（8 位地址）送入累加器   
- ?4 ]3 }: ~4 k3 C& b
/ f: R4 [+ o/ P  _) w20 MOVX A,@DPTR 外部RAM（16 位地址）送入累加器   

" U5 e, G0 t6 F( j21 MOVX @Ri,A 累计器送外部RAM（8 位地址）   
. r( I- T7 t# Z2 {6 ^: L7 l0 j
) s) O8 F) i. S: F% Z22 MOVX @DPTR,A 累计器送外部RAM（16 位地址）   
% G4 r$ f4 U5 ?1 `: T9 o
23 PUSH direct 直接地址单元中的数据压入堆栈   

24 POP direct 弹栈送直接地址单元   

25 XCH A,Rn 寄存器与累加器交换   
3 p5 k% c6 T# L% ]+ \2 s+ d
26 XCH A,direct 直接地址单元与累加器交换   
3 C. c+ {) v5 O: u
27 XCH A,@Ri 间接RAM 与累加器交换   
- K6 @# @2 B, l) T
28 XCHD A,@Ri 间接RAM 的低半字节与累加器交换   

! o& k& ~) X7 `4 v0 ^0 l! t
" P- h6 t8 r) s$ |算术操作类指令：   
  L1 r' _& n1 r9 G& I
( H' S2 K1 Y( {9 b, G# K1 ADD A,Rn 寄存器内容加到累加器   

2 ADD A,direct 直接地址单元的内容加到累加器   

3 ADD A,@Ri 间接ROM 的内容加到累加器   

2 R, |3 c' @2 P4 ADD A,#data 立即数加到累加器   

" }6 ~4 C) A% l3 ^& l5 ADDC A,Rn 寄存器内容带进位加到累加器   
- h; D' _4 [" f$ C; @
  A9 n! [$ z  |( A5 Y! c6 ADDC A,direct 直接地址单元的内容带进位加到累加器   
  M9 [' q( F2 _" q
& Q0 i  i5 r1 \7 ADDC A,@Ri 间接ROM 的内容带进位加到累加器   

, G- t- y& F2 w+ @7 n8 k  A8 ADDC A,#data 立即数带进位加到累加器   

- f( `- `$ j9 U$ C  x& z# x9 SUBB A,Rn 累加器带借位减寄存器内容   

; }4 Z* n" W4 y* e: @; ^+ `# B10 SUBB A,direct 累加器带借位减直接地址单元的内容   

' l' j1 o3 F% x( W$ T! x) V, b11 SUBB A,@Ri 累加器带借位减间接RAM 中的内容

12 SUBB A,#data 累加器带借位减立即数

( J4 |* `+ Z: F  p0 W8 e* h13 INC A 累加器加1
9 v( V+ q. Y" }! Z6 ~' X
9 H  @1 Y2 P8 W9 c14 INC Rn 寄存器加1
; h1 c# W5 ~) J5 V1 q3 M. M
15 INC direct 直接地址单元加1
# ^+ T8 D2 Z% w7 V8 n6 v
16 INC @Ri 间接RAM 单元加1
% A% j. C) t: L" L9 P
- \3 v6 M/ {8 D! ?# _* ]% l$ i7 K9 M17 DEC A 累加器减1

% @) v& l7 K. N7 h% q18 DEC Rn 寄存器减1 1 12

19 DEC direct 直接地址单元减1
  [7 N1 Q0 z4 a( g3 _3 H: q( I- q
* j% O* V  |2 c6 k6 a, k20 DEC @Rj 间接RAM 单元减 1

21 INC DPTR 地址寄存器DPTR 加 1

22 MUL AB A 乘以B，结果放在A

23 DIV AB A 除以B，结果放在A

9 L6 J4 n" J2 x2 S9 A' E" W+ |24 DA A 累加器十进制调整
1 G6 d' R, h' S' T

* G3 K  A: e) K1 {0 ]' Z布尔变量操作类指令：

1 CLR C 清进位位
, W" M& B4 O$ @' S7 x
2 CLR bit 清直接地址位
8 V: Y% _5 U' W9 A$ _9 ^
& Y  Q, a) o& L' O9 M8 q3 SETB C 置进位位
+ \+ }/ X0 D4 Y" g# `
/ {" K! b8 w& ]- X, z& ]* {6 K4 SETB bit 置直接地址位
" G( t! M2 U  ]* P" N# {6 u2 O& I
5 W( B) o+ e; Q8 h' X1 I2 _. U5 CPL C 进位位求反
! N; ~" e# X8 }# P& c- ]
; T$ [5 r4 x5 V3 O, `3 p% s* B6 CPL bit 直接地址位求反
2 e  c, P5 o' d" e7 ]" m# j1 N
- E- T% x/ M0 {/ D) L7 ANL C,bit 进位位和直接地址位相“与”
6 o+ a+ X1 v, P% L4 g( }
8 ANL C,bit 进位位和直接地址位的反码相“与”

9 ORL C,bit 进位位和直接地址位相“或”
" M6 l6 V+ N. n
, l/ ^! Z& m! Q9 S9 R3 A+ B10 ORL C,bit 进位位和直接地址位的反码相“或”
/ ]" }$ d  B; i9 x
11 MOV C,bit 直接地址位送入进位位
  ]0 F6 C4 M* [6 n! B: W
0 g2 g+ S2 i  s12 MOV bit,C 进位位送入直接地址位
, f$ T+ {3 H* a
) _6 }" W; B2 v  q13 JC rel 进位位为1 则转移

3 C* _* E  M% s4 C7 A7 n- ]14 JNC rel 进位位为0 则转移

( ]' h7 R* f6 I8 h15 JB bit,rel 直接地址位为1 则转移
+ h( e& ?' Y! s6 A5 L$ X
  j" N  F+ i6 O" O% P: X/ Y16 JNB bit,rel 直接地址位为0 则转移
  ]$ [  f( |* A7 L
17 JBC bit,rel 直接地址位为1 则转移，该位清零
. A6 u/ j1 T2 v: P1 A

% K, b: c/ q0 ?& w3 |0 c8 [! ~, ]  V逻辑操作数指令：

8 M. u( ?# C3 w1 ANL A,Rn 累加器与寄存器相“与”
7 W: ]" i* ~6 D9 ^9 g( o$ m
  d' ?4 D2 Q9 c# b2 ANL A,direct 累加器与直接地址单元相“与”
! c, o1 {' Q4 c( D
3 ANL A,@Ri 累加器与间接RAM 单元相“与”

4 ANL A,#data 累加器与立即数相“与”
* @9 U" Y# Z  o1 q# z
+ q8 N# l* Y& y0 W5 ANL direct,A 直接地址单元与累加器相“与”
; c! `& r" l+ ?0 k9 E
) b1 b$ g" ?1 d9 w6 y6 ANL direct,#data 直接地址单元与立即数相“与”

0 t" ?, x% k- }$ Y% g- g7 ORL A,Rn 累加器与寄存器相“或”
' X# ?0 X5 p; g1 y) y
8 ORL A,direct 累加器与直接地址单元相“或”

9 ORL A,@Ri 累加器与间接RAM 单元单元相“或”

10 ORL A,#data 累加器与立即数相“或”
" B4 ]4 Q& y4 e/ g- H9 F
8 c8 [' O% S+ j( X% Q11 ORL direct,A 直接地址单元与累加器相“或”
- t+ b7 P) ?! |8 Y9 r: i) v2 b
3 J0 `% ?. J& }6 z12 ORL direct,#data 直接地址单元与立即数相“或”
( {( ~9 J! F' k, i  z& S/ T. a
  r5 I5 _, X, [7 ]7 U: Y# e1 V! p13 XRL A,Rn 累加器与寄存器相“异或”
: f8 q8 f, i+ u! ~2 m) u3 |
! e( Q' d& s3 ]6 X3 j2 e9 M* T7 I14 XRL A,direct 累加器与直接地址单元相“异或”

4 {% h2 j4 b/ H5 O2 U15 XRL A,@Ri 累加器与间接RAM 单元单元相“异或”
( F1 n1 {% q& A
6 `, M7 L( e7 C2 r16 XRL A,#data 累加器与立即数相“异或”

17 XRL direct,A 直接地址单元与累加器相“异或”
& ?1 s% Q1 Y9 t( ^% g2 P9 Z
: E- [9 p( n/ [, H) M% g, Q18 XRL direct,#data 直接地址单元与立即数相“异或”

/ e- M6 `6 G4 V3 W" E9 x" s19 CLR A 累加器清“0”

( Z# X* v( I1 x" w/ ~# i20 CPL A 累加器求反
$ |; p3 k6 E6 s' t
5 t6 B' z$ d  d/ H8 y; T' ]6 h1 v/ n21 RL A 累加器循环左移
* L) \: L- H, i4 q
( h! g3 r# a1 x  Y22 RLC A 累加器带进位位循环左移

23 RR A 累加器循环右移
& D" I7 t" [( v4 _# y
" M& W5 H3 B: U2 ^( x9 N; `6 z24 RRC A 累加器带进位位循环右移

' k" B) C2 T8 F' x3 T25 SWAP A 累加器半字节交换

. a: z$ \  L# v' w/ A! m
) g- c/ D4 ^+ Q控制转移类指令：

; z/ z% y! N) J/ R, h6 |' h/ |1 ACALL addr11 绝对（短）调用子程序
. ~# G& K5 N2 ^' d" u/ }& s
2 LCALL addr16 长调用子程序
* y( d: f; s: s7 o1 l
3 RET 子程序返回

4 RETI 中数返回
$ l2 m: s0 r, Z9 g3 ]  j( l
8 y& n; w) P* Q$ B) U5 AJMP addr11 绝对（短）转移
" G0 e3 j% a4 x$ Y; F" ~
0 |: I  k, Y! ]% A0 G# i3 X) t: t6 LJMP addr16 长转移
* f1 O- V. k, w2 F
7 SJMP rel 相对转移
7 l+ p: f9 I/ w* ~  I/ V
3 M$ q, S) d/ Y: i" D7 |8 JMP @A DPTR 相对于DPTR 的间接转移
2 {# a7 p( j$ [1 @
! A! d/ }5 z. w0 B9 JZ rel 累加器为零转移
) W0 j% h8 R/ k/ A/ P
9* JNZ rel 累加器非零转移

10 CJNE rel 累加器非零转移
! p- F" T9 v7 y# w* W/ @
11 CJNE A,direct,rel 累加器与直接地址单元比较，不相等则转移

% o  C" F- n" x3 c/ T& o1 s' ]12 CJNE A,#data,rel 累加器与立即数比较，不相等则转移

) o4 v8 o0 `. ~/ y- l6 c13 CJNE Rn,#data,rel 寄存器与立即数比较，不相等则转移

4 J- P4 K$ f+ Z4 o3 s. t14 CJNE @Ri,#data,rel 间接RAM 单元与立即数比较，不相等则转移

& ~. `0 F' l4 w2 v, ^; `+ L15 DJNZ Rn,rel 寄存器减1，非零转移
* L% b/ @4 w8 f4 z4 l: w0 z
16 DJNZ direct,rel 直接地址单元减1，非零转移

* k/ L0 g/ z0 i% z0 _" w17 NOP 空操作

eigawaakira

Allen 发表于 2007-08-30 10:01:42

数据传送类指令：

1 MOV A,Rn 寄存器内容送入累加器   
! ^1 C3 x3 l, u8 w  D" G; k
2 MOV A,direct 直接地址单元中的数据送入累加器   

3 MOV A,@Ri 间接RAM 中的数据送入累加器   
# u2 O# b1 m" E" c( }& y# B
4 MOV A,#tata 立即数送入累加器   

" f; A( C# j; T4 d, l& c8 G$ r9 b5 MOV Rn,A 累加器内容送入寄存器   

6 MOV Rn,direct 直接地址单元中的数据送入寄存器   

7 MOV Rn,#data 立即数送入寄存器   
8 T1 A' S* f0 h& \; |
- L3 s% l' `6 K- ~* h+ B8 MOV direct,A 累加器内容送入直接地址单元   

/ s1 r! j: i: o! A* j3 P4 _9 MOV direct,Rn 寄存器内容送入直接地址单元   

10 MOV direct,direct 直接地址单元中的数据送入另一个直接地址单元   
: `6 b3 w- ^  X1 \' A; D. `
! ]4 \, f8 W' \11 MOV direct,@Ri 间接RAM 中的数据送入直接地址单元   
7 B' V4 U5 ~, {# `0 N0 g% n- ?, G
1 V- U% i: |5 d/ o$ g12 MOV direct,#data 立即数送入直接地址单元   
/ G' `' m& p% T. k) p# |
13 MOV @Ri,A 累加器内容送间接RAM 单元   

7 G0 {8 _$ B+ f' c14 MOV @Ri,direct 直接地址单元数据送入间接RAM 单元   
: @1 C! Q& {! }, y9 `% W
; h% A) C& x+ k: ]15 MOV @RI,#data 立即数送入间接RAM 单元   
* h- h9 y- O1 p1 n; f
7 w0 W: `" g# E$ l2 x16 MOV DRTR,#dat16 16 位立即数送入地址寄存器   

17 MOVC A,@A DPTR 以DPTR为基地址变址寻址单元中的数据送入累加器   

& I& _4 T' \( k9 s- m# C18 MOVC A,@A PC 以PC 为基地址变址寻址单元中的数据送入累加器   

5 \' J' z1 J3 e. b$ Z% Q! C& g19 MOVX A,@Ri 外部RAM（8 位地址）送入累加器   
, _" v5 i: T; O, Y# q
  s' b7 X- L( t6 B* R  I2 ]20 MOVX A,@DPTR 外部RAM（16 位地址）送入累加器   
% u. Y5 e, F  t* ?2 F) O
21 MOVX @Ri,A 累计器送外部RAM（8 位地址）   
  |) {) i2 }4 b% m1 {' Q
22 MOVX @DPTR,A 累计器送外部RAM（16 位地址）   

23 PUSH direct 直接地址单元中的数据压入堆栈   
/ S3 s: ]) Q# q- ^2 R
, N* l( O& d6 ^& B* ?. ?24 POP direct 弹栈送直接地址单元   

& p; K7 v! Z" i9 i. D25 XCH A,Rn 寄存器与累加器交换   

' J$ o; h: V9 r# k9 O) h+ s26 XCH A,direct 直接地址单元与累加器交换   
+ O7 L/ V' ]5 U6 d
27 XCH A,@Ri 间接RAM 与累加器交换   

4 {2 Y5 g6 T1 r9 \# w28 XCHD A,@Ri 间接RAM 的低半字节与累加器交换   
4 Z" W( S* x+ M
6 V3 d3 ]6 F) t2 d
6 k* h, C: G7 u% c( w1 ]3 T- v$ J5 Y& m算术操作类指令：   
* |% W% x3 X/ J1 o, L
1 ADD A,Rn 寄存器内容加到累加器   

2 ADD A,direct 直接地址单元的内容加到累加器   
2 ^( x. D; [% u# W! J
3 ADD A,@Ri 间接ROM 的内容加到累加器   
* w( o6 o$ A0 `& v  f0 g3 f  p' P
4 ADD A,#data 立即数加到累加器   

5 ADDC A,Rn 寄存器内容带进位加到累加器   
. e2 h8 P* ]2 ~  Y
: Y8 {: l* V+ V; h6 ADDC A,direct 直接地址单元的内容带进位加到累加器   

7 ADDC A,@Ri 间接ROM 的内容带进位加到累加器   
' f0 l! z) {% W; j3 e! d
2 L5 X& ?/ [, U8 ADDC A,#data 立即数带进位加到累加器   

3 ?4 U3 ?  c  D; |% X9 SUBB A,Rn 累加器带借位减寄存器内容   

10 SUBB A,direct 累加器带借位减直接地址单元的内容   

! G; z" Y8 W! F! t" t( K+ ^/ N11 SUBB A,@Ri 累加器带借位减间接RAM 中的内容

12 SUBB A,#data 累加器带借位减立即数

5 l. F2 }* ?' t9 e! q9 |8 G" T. g$ J  h" p13 INC A 累加器加1
; D) S  S- }; ~3 d6 M9 y
% l6 ]/ u3 D# a/ R1 }: h4 Y14 INC Rn 寄存器加1

, W1 x6 c  {* P. ]7 i1 ?! y- Y15 INC direct 直接地址单元加1
. U! W1 T8 ]8 j- P) m
16 INC @Ri 间接RAM 单元加1
; d  s/ \  I& A: m$ p4 `
1 c# F! ?2 C/ ?/ ?2 F9 K! j17 DEC A 累加器减1
$ `9 ~: P4 J( c) a( F: C4 V6 K
) h0 s+ E* _4 ~* Q/ G: J' |. h18 DEC Rn 寄存器减1 1 12
, e  r  _; {7 Q! F) U
19 DEC direct 直接地址单元减1
; j6 x/ J8 o; y& K" z
20 DEC @Rj 间接RAM 单元减 1

21 INC DPTR 地址寄存器DPTR 加 1

22 MUL AB A 乘以B，结果放在A
; X5 m3 G, E# n' P3 [$ C: W
23 DIV AB A 除以B，结果放在A

3 S0 U- `' g2 A8 x24 DA A 累加器十进制调整
: L! Z8 f1 H) j( p; }# y
+ X$ u- o5 p- F5 _7 U3 ]1 d
* A: p# E1 `8 R  d布尔变量操作类指令：

- h& ]4 n+ y6 f/ a7 h1 CLR C 清进位位

: g7 W# Q5 X* u7 W; y# D' U( M3 Z2 CLR bit 清直接地址位

, M; n+ U* t5 E, ]. h4 s3 SETB C 置进位位
& }4 |" t: r7 Z8 R+ i* ~
$ o1 k+ p- a# r5 V6 [4 SETB bit 置直接地址位

5 o9 C, ~. y* g# K9 f- o4 f5 CPL C 进位位求反

6 CPL bit 直接地址位求反
- C9 I" S: e, ]+ u* Y4 ]/ h7 y
1 @4 I: J+ r5 b! O  d) C4 c  }7 ANL C,bit 进位位和直接地址位相“与”

8 ANL C,bit 进位位和直接地址位的反码相“与”
: D, j. \! j  k) V1 H& l& L
9 ORL C,bit 进位位和直接地址位相“或”
- l9 f$ ]6 J( f! G
+ s+ F& e3 Y9 ^8 @+ f10 ORL C,bit 进位位和直接地址位的反码相“或”

# |; w# A' t; G6 T! a( ]11 MOV C,bit 直接地址位送入进位位
) }7 D3 v8 M7 F
, J* _, W( Q9 E12 MOV bit,C 进位位送入直接地址位

13 JC rel 进位位为1 则转移
6 Q. i# W% ?4 U6 _$ H4 Y# v' O
! t; g) S. V0 n2 F- S14 JNC rel 进位位为0 则转移

15 JB bit,rel 直接地址位为1 则转移
" b. ~- Q; M' P0 `( K; l) w9 Y
16 JNB bit,rel 直接地址位为0 则转移
$ v  D. {9 A  {# ?0 z
9 v- d! j* e# r. q5 j! I- F17 JBC bit,rel 直接地址位为1 则转移，该位清零
, K; o+ D1 V- o0 a% \2 r

0 P1 |1 z8 c+ U8 r5 b& l逻辑操作数指令：
' G. h/ ~" q) a# z; P6 c& V
) v& ~5 J* ~  E' F. K4 X1 ANL A,Rn 累加器与寄存器相“与”
' D0 L4 P: B& C1 `/ u
' w8 @9 m, K" v2 ANL A,direct 累加器与直接地址单元相“与”

3 ANL A,@Ri 累加器与间接RAM 单元相“与”

4 ANL A,#data 累加器与立即数相“与”

5 ANL direct,A 直接地址单元与累加器相“与”

8 r5 l% {) H5 R. `" w9 K. D6 ANL direct,#data 直接地址单元与立即数相“与”
- g4 {, l8 U9 w7 @; U$ {) A
7 ORL A,Rn 累加器与寄存器相“或”

0 D8 p3 R* y5 j% p/ n' F8 ORL A,direct 累加器与直接地址单元相“或”

9 ORL A,@Ri 累加器与间接RAM 单元单元相“或”

; {' I6 R1 q3 w  {; _" o* D10 ORL A,#data 累加器与立即数相“或”
" D3 q& U/ t( H" T/ T7 X/ }
, n  u) u; S, L4 g! n11 ORL direct,A 直接地址单元与累加器相“或”
, s+ `% t) U8 |& }  D9 U- {5 }9 F
12 ORL direct,#data 直接地址单元与立即数相“或”

8 n. p% Q: ^2 t% o' S% J: E# J13 XRL A,Rn 累加器与寄存器相“异或”
; M' f6 U* o- y
14 XRL A,direct 累加器与直接地址单元相“异或”

15 XRL A,@Ri 累加器与间接RAM 单元单元相“异或”
0 X4 @5 U5 N4 e8 i
8 v/ m" d: f2 R; R2 u5 Y16 XRL A,#data 累加器与立即数相“异或”

9 w0 a( L, e: u17 XRL direct,A 直接地址单元与累加器相“异或”
5 l4 T* s5 C8 B$ |
18 XRL direct,#data 直接地址单元与立即数相“异或”
7 H7 y& J+ Q& t' s2 T" S2 m4 u! d
# G; @" x/ I0 I! ^' ~8 l8 H19 CLR A 累加器清“0”

' z. Z% z) S2 d  N. Y! f4 G# v20 CPL A 累加器求反
) n6 P7 F$ ^2 O5 f+ O' _) D
! g# Z5 B) K/ R& q21 RL A 累加器循环左移
, z1 R7 o- u4 L( A
22 RLC A 累加器带进位位循环左移

23 RR A 累加器循环右移
+ _' u. F% l; L! M4 r' x. ?0 o
! ^. o: q1 X3 D' G24 RRC A 累加器带进位位循环右移

+ u: ^7 \3 J# v  ~; c( `25 SWAP A 累加器半字节交换

( u* ]7 u7 Q! O6 r1 i/ y, E
- f# x7 q/ D7 V$ L* l控制转移类指令：
1 M/ j0 l; C+ I  H. u' |1 X; g
5 K& I5 R/ _3 }1 ACALL addr11 绝对（短）调用子程序
9 G" G# y# X3 T7 y5 n8 ^
8 A6 H) Q- R! X' k; V) x2 LCALL addr16 长调用子程序
, D8 f$ l/ v, Y0 v
9 |% W5 |5 h- a- s; ~) q- ^3 RET 子程序返回

/ S* h# i, A- E9 M4 RETI 中数返回

9 f3 I/ `, j8 {. h5 AJMP addr11 绝对（短）转移

4 b9 y! b& O, V! |% g- E$ p6 LJMP addr16 长转移
( C: o+ d5 j8 x( E
7 SJMP rel 相对转移
4 A  Q( E' K4 x) o. H
8 JMP @A DPTR 相对于DPTR 的间接转移

9 JZ rel 累加器为零转移

& v' o9 g9 U6 O4 O& Y9* JNZ rel 累加器非零转移
% B; ]2 A/ a/ ^/ {# {: Q+ o4 |2 q. Y$ x
1 f; w+ @! u- h: v10 CJNE rel 累加器非零转移
0 A: {; U& N: V3 ~5 d5 ~" c& a
2 P( x) l( d/ [1 F11 CJNE A,direct,rel 累加器与直接地址单元比较，不相等则转移
! @9 _- i0 O- |7 w+ F6 m8 j
12 CJNE A,#data,rel 累加器与立即数比较，不相等则转移

( W0 ?5 h, g  p5 J( V% Y13 CJNE Rn,#data,rel 寄存器与立即数比较，不相等则转移

9 ?4 q( n( h0 S2 ~& z! f2 ?, K6 z14 CJNE @Ri,#data,rel 间接RAM 单元与立即数比较，不相等则转移
5 [7 U0 Q, l( P: g: V
+ n6 M! k  W! J% X8 D- P15 DJNZ Rn,rel 寄存器减1，非零转移

16 DJNZ direct,rel 直接地址单元减1，非零转移

) L0 x) w3 C3 Z  {0 C: \17 NOP 空操作
; X9 c+ J: G( p% x$ m' F

hxlker8

扣1送奥特曼