EDA365电子工程师网

标题: 【请教】双面板ddr3设计阻抗作控制么，阻抗控制多大呢 [打印本页]

作者: topdreams7 时间: 2014-6-6 09:28
标题: 【请教】双面板ddr3设计阻抗作控制么，阻抗控制多大呢
RT。双面板ddr3，一驱二设计。请问阻抗控制有要求么，有设计经验的分享一下啊，多谢

作者: cousins 时间: 2014-6-24 15:10
用CPW控制，56ohm~60ohm就可以了。具体要根据自己的走线去调整改善信号完整性。

作者: hensonman 时间: 2014-6-24 17:54
1. DDR3两层板要做出来难度不小啊，建议不要省这点钱，还是用4层的吧。
2. 如果是两层板，由于板厚的关系，用微带线模型算出来的50~60欧姆线宽可能太宽了，你可以减小包地距离，用共面线（CPW）的模型来做，不过估计你是没有空间来包地的~~

作者: topdreams7 时间: 2014-6-24 23:28
肯定是共面波导控制阻抗，但是阻抗不是最主要的，主要还是芯片选型，仿真ok应该问题不大，信号需要做包地处理。阻抗50~60估计做不到。

作者: hensonman 时间: 2014-6-25 20:47
我觉得你的线很难走下的，还要看主芯片好不好出线，信号应该没办法包地的，都用到DDR3了，还这么抠成本？

作者: topdreams7 时间: 2014-6-26 09:56
消费类的就是成本比较敏感，可以做到包地，看芯片选型可能会有一些差异。一驱二的市面上双层板设计应该是有的。

作者: shark4685 时间: 2014-6-26 11:39
赶紧加层，免得浪费公司的钱！

作者: topdreams7 时间: 2014-6-26 14:46
呵呵，没事，本来就是弄着玩的。

作者: 紫烟 时间: 2014-6-27 15:04
如果出线比较顺是可以出来，只是不要做阻抗匹配了，外加包地，最好是每根线都用gnd隔开，信号也是可以的

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)