|
我就根据自己的认识来做一下
; h/ a" W4 Q" w1 PCB的阻抗怎么控制
7 [) ?5 G$ R" t; l6 c! v( G 跟阻抗有关的参数有:铜箔的厚度,走线的宽度,板子的介电参数,参考层的高度,如果是共面波模型还跟参考面的间距有关系。控制阻抗就要确保这些精度。另外在制造或者其他的因素下造成的阻抗不连续,可以使用串接电阻来吸收反射。. H& S' `; }, W. V# K+ V
( D2 D: v" x0 d g' Q W* |: y
2 信号线的传输速率是多少?
8 ~7 @% g: r' x3 D( M$ z3 B. ^' l0 T 这个不知道考的啥?我知道信号的传输速度是接近光速。不同的信号,传输的速率是不一样的。 W8 s! \% d* h
* i w. V m7 M8 w' s3 CMOS器件输入管脚在电路中要如何处理?为什么?0 _+ [& X# o& e! m& }, Z
需要在输入管脚串电阻或者并联电容,因为CMOS的输入端阻抗很高,对静电很敏感
% L) j% e' x. K% A1 ?; j! I* n2 C* q) `: m
4 TTL电路不能直接驱动CMOS电路的原因是什么?
4 S$ B, O2 c, @% b+ s6 ] 电压不匹配,TTL的H>=2.4V,L=<0.4V CMOS的H>=0.8*VCC,L<=0.1*VCC
# v0 d# X) H/ Z3 W7 W- H
2 Y, z5 T: K8 Y/ q& G$ H. S, W7 C5 较长的时钟信号要走带状线的原因是什么?
+ J' s1 Q1 v( W- h3 ` 带状线指两边都有参考平面的传输线,这个是定义。周期性的时钟线具有很强的辐射能力,当走线长了之后,更容易辐射。所以走成带状线那么可以减少辐射。 g' R& C" T4 h' l( i/ T9 O8 F7 f
6 H5 |; J8 u% X8 v: i
6 四片DDR2顶底对贴布局需要注意哪些方面?试讲出其中六点。8 o) G5 W. n* H4 d$ y+ i$ }2 o
没有弄过,不敢发表意见。! z( f4 x# ]; J/ Z# V6 r$ z8 p
1 h# F1 T% C' B9 k8 i4 ?+ d
7 ODT信号有什么作用?layout应如何处理?6 J9 J8 a1 O6 ~( @0 L. x; Z
ODT信号用来开启ODT功能,主IC的是输出,DDR2的是输入。由于是控制线,跟其他的控制线等长。
9 d; c) F4 w7 L Q
/ |* @: E5 u+ B, _2 Y7 A8 VTT和VREF是否能共用?为什么?
7 k" T$ W/ c7 V2 P$ g( S" K" | 不能,电流大小不一样。两个电压都是一样,但是VTT是给终结电阻供电的,电流比较大,干扰也比较大。而VREF是给参考电压用的,电流很小,电压的精度要求高。最好分开。
. b4 U4 k# q% c" p6 @( W4 Y, n+ C/ b
剩下两个都不知道。/ U: U) T0 Q x2 e" X
. E. V8 F" Q: a! A
3 v0 s% b& w6 D8 s7 p5 v" ]* a/ `0 T; L1 B$ L" R4 b( y# U5 D
: l9 K# M3 U; R! S1 s
- d, S/ J' V; N, g: R; b1 p$ o+ c: V$ i! y* L
|
|