EDA365电子工程师网
标题:
Soldermask to Pad and Cline Spacing DRC错误的规避设置方法
[打印本页]
作者:
soul_winds
时间:
2014-3-21 10:40
标题:
Soldermask to Pad and Cline Spacing DRC错误的规避设置方法
本帖最后由 soul_winds 于 2014-3-21 10:45 编辑
" z7 \- R( t4 X0 F: f
- i! m% I# Y9 v& N
在DRC的时候出现了一项Soldermask to Pad and Cline Spacing的错误，我想把这个检测项的值设小，在哪里能够找到设置，请大侠指导~
作者:
soul_winds
时间:
2014-3-27 10:18
关组的人都没有一个呀，大侠到哪里去了！
作者:
soul_winds
时间:
2014-3-28 17:24
:L:L
作者:
B07030527
时间:
2015-8-12 16:14
:):):):):):):):):):)
作者:
dzkcool
时间:
2015-8-12 19:38
a.jpg
(44.57 KB, 下载次数: 0)
下载附件
保存到相册
2015-8-12 19:38 上传
; [0 a' ~9 M# |2 k% V, w
作者:
rze123
时间:
2015-8-31 10:33
dzkcool 发表于 2015-8-12 19:38
0 v* r; q8 L, P
楼主把soldmask设置成 notset 会不会制作上 有问题？
$ C5 O9 K9 R4 A |
作者:
rze123
时间:
2015-8-31 10:37
对于设置多少有没有标准？
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
:L:L
:):):):):):):):):):)