DDR3-USB-HDMI阻抗板应该怎样Layout规划

dck

+ I+ @: I0 C; r5 }假如有DDR3（单端50ohm和差分100ohm），USB2.0（差分90ohm），HDMI（差分100ohm）的6层板在Layout开始时，做阻抗控制应该怎样规划？
& Q9 y+ K5 m# Q  ?& q7 I0 R
1.第一个步骤是不是应该先跟PCB板厂沟通了解他们的加工工艺？需要了解的方面包含哪些呢？
; N( a! ~4 g9 `* N5 p! {: H
2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

% Y" ]3 W: C) I* N) }3.需要首先规划阻抗走线的走线层？

457958672

把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

dck

457958672 发表于 2014-3-7 11:42
把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

8 Y" h& J! }4 X2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

假设板厚为1.2mm，叠层为TOP，GND1，Sig1，PWR，GND2,Bottom的板。DDR3走线走在Top，Sig1和Bottom三层，其中单独50ohm的在这三层都需要走线，时钟差分信号100ohm需要走Top和Bottom两层。
' l! Y/ k# `1 d1 W; ~' U那么我是先考虑确定Top和Bottom层的差分100ohm走线规格，还是先确定Sig1层单端50ohm的。另外怎样兼顾1.2mm的板厚。
+ Z& W( I$ r$ B/ V9 h  `

jimmy

一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。
( O3 a, H, u! k; A
) q8 T! }3 f3 t$ X! O' P" x$ n9 W将你的板厚，层叠，铜厚，表面工艺告诉你的板厂就可以了。

dck

jimmy 发表于 2014-3-7 14:31
一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。
! r  _$ o4 o  ^6 ?3 x
' D, A4 e) T  z+ s将你的板厚，层叠，铜厚，表面工艺告诉你 ...

将你的板厚，层叠，铜厚，表面工艺告诉你 ...

3 q) c" W7 a, s3 `这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂沟通好。
" f; v; ?' S+ G7 d, s
如果是走好先之后才告诉板厂，那么我走线的时候怎样确定阻抗走线的线宽和线距？

scofiled

5 N, E* F* Q% d, O* T+ s1 e/ Q$ [

dck 发表于 2014-3-7 14:59
+ S# n# E; l1 e( w+ h2 q将你的板厚，层叠，铜厚，表面工艺告诉你 ...
: W' i+ }1 P/ [9 @8 j
这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂 ...

4 L* j& ]. h6 B/ x3 m+ s
0 i, J% u2 ?5 z3 Q7 S, t建议走线前就发给板厂沟通可行性，假设你画好后再跟板厂确认，板厂说做不到，你岂不是要大改？！
建议阻抗线走的粗一点，与其他线的间距大一点，这样板厂实际制作时有空间调整！