EDA365电子工程师网

标题: 请教带状线阻抗问题 [打印本页]
作者: dck    时间: 2014-3-5 12:18
标题: 请教带状线阻抗问题
请教兄弟们一个问题：0 w- x: j% O$ b+ z0 m, d$ g
, N2 x2 W  ^, \$ T
对于一个非对称带状线，如果其中一个信号返回参考层发生断裂（另外一个参考层完好），假设是完整参考层为完好的GND，断裂的参考层为电源层（由于电源分割而不得不被分割，从而导致这个非对称带状线跨越了不同的电源分区。）。这个时候应该怎样分析其阻抗收到的影响？
作者: cousins    时间: 2014-3-5 12:25
TDR呀，看瞬态阻抗是最直接的，特征阻抗反映不了实际问题。
) J3 M$ `2 @) @& j5 z; C" T
作者: dck    时间: 2014-3-5 13:18
cousins 发表于 2014-3-5 12:25
- B. ?6 o0 I  O/ L0 ~TDR呀，看瞬态阻抗是最直接的，特征阻抗反映不了实际问题。
" h/ d1 D9 n/ ]5 z/ q, y/ ~
有没有经验规律，从感性认识，便于以后指导设计
作者: 于争    时间: 2014-4-2 20:13
阻抗在跨分割处变高多少，和信号上升时间有关。只能用TDR观察。! S  s& {" ]2 S2 q( Q7 [+ ^
阻抗确实受影响，但是不是问题的关键。跨分割时阻抗突变产生的信号反射很小，通常不是问题。! j) i$ v6 {+ e, D4 |# s
关键是串扰，翻着倍的往上窜。' F# O, [  }$ g8 x+ C: n3 p
如果分割的电源平面距离走线层比较远，比如6层板情况，靠近GND平面的走线层几乎不受影响。这种情况合理的安排走线层就可以。: F, k! T1 X  R. j8 n2 U1 B
如果板层很多，可以在分割平面一侧放一个GND平面，中间介质薄一点，最大限度的减小跨分割的影响，然后在其他方面减小信号畸变。
+ L; ?" |5 F% d" p' m2 M影响信号完整性的因素很多，谁也不知道哪个是压死骆驼的最后一根稻草。
- ^! s" m6 S" z/ m+ ~  v最可靠的手段是对信号完整性进行全面掌控，综合设计。
作者: dck    时间: 2014-4-8 09:29
怎样理解 “关键是串扰，翻着倍的往上窜。” 能讲过实例？
作者: 于争    时间: 2014-4-8 11:12
dck 发表于 2014-4-8 09:29
% X2 s0 d& d3 r2 ]8 a% q怎样理解 “关键是串扰，翻着倍的往上窜。” 能讲过实例？

' O' ]! `% [! Z8 V& r. ^你做个试验板，用失网测一下就清楚了。
作者: dck    时间: 2014-4-8 11:58
于争 发表于 2014-4-8 11:12& w2 _, I# f* L8 R2 [
你做个试验板，用失网测一下就清楚了。

3 W, h6 c* l2 G公司没有这么高级的仪器 ，我是想从理论上分析出来，从感性上认识这个问题，从而能够指导设计改进。
作者: 于争    时间: 2014-4-9 11:46
dck 发表于 2014-4-8 11:58$ ?( \" i0 U7 ^7 V$ o: a& B" @
公司没有这么高级的仪器 ，我是想从理论上分析出来，从感性上认识这个问题，从而能够指导设计改进。
5 ]+ K' y) L9 |. \. c1 v" ^: ^" m
如果只是想了解一下影响的趋势，可以用仿真软件仿一下看看，不过这个仿真有点难，非常规仿真。
' @' _6 ]) a7 R4 B4 J建模的时候需要考虑怎么消除腔体谐振的影响，SIwave肯定不行，用HFSS试试吧，怎么加端口不好处理。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2