EDA365电子工程师网

标题: 关于IBIS模型输入与输出的疑问 [打印本页]
作者: mengzhuhao    时间: 2013-11-8 19:20
标题: 关于IBIS模型输入与输出的疑问
关于IBIS模型输入与输出的疑问  Y$ ?/ s% r$ G8 x( K

& O' U8 {' J4 O9 `在使用IBIS模型的时候输入级一般都是理想的存在上升沿或者下降沿的方波信号1 z: f4 E3 O  r9 u. i% y

. O  W1 a+ f" c. ^8 B存在的问题是：, e5 \+ N( p/ {) Z2 L
（1）这是否跟实际的情况是一致的呢？
  n% d7 {! y4 R0 H" [3 B9 U（2）输入信号如果是非理想的信号源是不是更符合实际？  I# a* R1 q5 y' o' q
（3）另外IBIS模型的电源部分是否推荐链接至电源S参数上是否跟直接连接理想电源差异会有多大？+ x8 [) z  |" b$ K5 T2 {5 Q

- O5 Z3 S) Y+ V9 {. E# C2 {/ GFPGA的时钟输入管脚是一个晶振产生的，那么输出的数字逻辑信号的质量是不是也跟这个有一定关系。
; F9 m1 i& o1 U& a( u直接使用理想信号源产生的输出是否跟实际测量会存在较大偏差？
3 ^5 j5 \7 A2 h' S+ P3 x" a, F" s3 C3 _' a
哪些方法可以更接近实际的情况？: P. R( U% U, P/ ^
作者: honejing    时间: 2013-11-8 22:14
本帖最后由 honejing 于 2013-11-9 14:42 编辑 * E9 P5 q: Q" N, w7 J

) Y5 e6 e  A' N% c( Q（1）这是否跟实际的情况是一致的呢？(2）输入信号如果是非理想的信号源是不是更符合实际？% l7 I% u$ ?& D- I8 \3 b/ g4 n
= IBIS模型為輸出模式的时候，其输入级是內部羅輯節點，上升沿或者下降沿只是用於告訴輸出級 Pad 點何時轉態，沒有理想與否的問題，系統級設計人員也無需考慮內部羅輯節點实际為何。
4 f5 L/ @4 u4 o% k4 i6 R5 l4 k2 M' C5 u* o3 |2 e' Q
（3）另外IBIS模型的电源部分是否推荐链接至电源S参数上是否跟直接连接理想电源差异会有多大？
6 X5 o! t4 v0 {* ]. Z- K= 推荐, 电源網路設計越不理想，差異越大。
作者: mengzhuhao    时间: 2013-11-9 13:13
honejing 发表于 2013-11-8 22:14$ l  G$ a* b% z4 l: N) n' B& `
（1）这是否跟实际的情况是一致的呢？(2）输入信号如果是非理想的信号源是不是更符合实际？( i, x' d: d7 @$ R$ z& d. G
= IBIS模型 ...
/ [, @& ?: I; v5 S7 ?) E  r: N
多谢指点哈
作者: 格林杨    时间: 2013-11-28 16:33
honejing 发表于 2013-11-8 22:14' S6 O0 B' u' w
（1）这是否跟实际的情况是一致的呢？(2）输入信号如果是非理想的信号源是不是更符合实际？# v6 n; K; ]- V1 `8 D4 \0 C
= IBIS模型 ...

; [/ E/ e) u! ~" W有个疑问，就是在做IBIS模型的时候，在测量输出缓冲器的时候，是在输出引脚接了一个电源来模拟输出端的上升波形和下降波形。我的疑问是这样外加电压来模拟上升波形下降波形感觉没有把器件内部的影响考虑进去。还劳烦帮忙回答一下。

1.JPG (20.61 KB, 下载次数: 0)

1.JPG
作者: honejing    时间: 2013-11-29 12:53
問：...在测量输出缓冲器的时候，是在输出引脚接了一个电源来模拟输出端的上升波形和下降波形，我的疑问是这样外加电压来模拟上升波形下降波形感觉没有把器件内部的影响考虑进去。
3 ]( e2 a# O6 u
$ k' B  y% y$ p& y答：方式之一，输出缓冲器是以外掛電流源的方式來餵給缓冲級電流同時量電壓的方式求 V-I 曲線。電流是流進器件内部的。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2