1: 看看ODT是多少? 一般建议ODT60,或120% |2 d+ ]' P, S6 Q. L4 s1 ` 2: 2T模式打开,如果是地址出现时序的问题,2T模式会有帮助7 o) J( J; N- U9 }* B! M 3:自己的芯片,还是别人的芯片。自己的就要看IC内部设计是否有问题了! |
没有测试工具情况下的调试只能是猜了,我建议可以在安全的情况下调高一下1.5V的电压,如调整50同mV,外接稳压源只能提高电源的输出电流,别的帮不上多少忙。而且你外接电源时,用的电缆线如果过长过细的话,会有很多别的问题。 你可以作一下对比测试: 两种情况下DDR芯片下电压的变化,用示波器记录,打开余辉模式,用直流档,电压分辨要达到10mV的级别,可以示波器的offset功能,当然你的示波器得有这个功能。看看两种情况下电压的波动有什么不一样。 第二种办法:在DDR芯片的的电源上引脚上多加些电容,大大小小组合起来用,看有没有效果。 第三,调高1.5的供电压50mV,看有没有效果。 如果是电源的问题还可以调调看,如果是时序或是由于叠层不当引起的问题,那可能比较难搞。 如果你的示波器能看到一个完整的波形(包括过冲,下冲,反射,振铃等细节),这样你可以调一下ODT,找到一下最好的情况,再作其它的调整。$ l( f% U/ x2 B* |2 b, \# b& A 最好的办法就是仿真,找调试方向。; z/ }5 a2 _0 d9 \, m m5 l. g |
本帖最后由 lkzuihao 于 2013-11-15 15:02 编辑 * U$ R$ G$ B! w7 x9 u- u6 ?3 LDandy_15 发表于 2013-11-14 20:38 多谢这位兄台的分析。 我们这条件不够,看不了眼图,现在使用的已经是我们公司最好的示波器了,就是测到600+M的时钟结果都不很稳定,捉急。 我觉得SSN可能性更大一些,现在我已经把核心电压和DDR3的1.5V都外接稳压电源了,高速还是这个问题,对比低速运行,1.5V的峰值电流会高50mV左右,别的没啥区别。7 M" Q# u( R m0 K" u 现在这板子已经来不及讨论FLY-BY还是T了,我希望能在T下解决目前的问题。( C- y; F$ H5 i' u0 T 也不知道在现有条件下,还能做些什么工作。我懂一点UBOOT下的知识,能自己调整配置DDRC的寄存器,目前做过一些ODT、Trc、Tcl、Tras、Trp的调整,但是也没有什么效果。' ]7 R- [: j$ c& { 有4快一样的板子,有2快情况好一点,运行的时间会长一些,另外2块就不行了,很快就会崩溃。 |
yejialu 发表于 2013-12-20 16:12/ j# ~. {: h1 F# g4 J: O* O# b 这位兄台,您是如何让确定的是ADD的信号时序出的错误啊? 指点下 |
问题的表现就是DDR3 ADD信号的时序出现了错误.这个和你的走线拓扑有直接的关系.走T拓扑,ADD信号的反射会很大,信号质量很难调好.像这种单向的信号,基本弃用T拓扑吧. 目前你们也不可能从新走线了.首先加点电容,其次就开2T模式吧.希望能解决你的问题 |
时序,等长 |
lkzuihao 发表于 2013-11-26 16:020 r9 s, ~% o* V( q' r+ l 楼主问题解决了没呀? |
DDR3的timing budget fail. Please using Hyperlynx run DDRx wizard+ W- z# m$ l, O! u* J 從他的report 去tune layout您的問題就可以解決了 |
cpu和DDR3的0.75V参考电源怎么样 |
不做仿真,风险很大, DDR3了毕竟。 楼主三思吧。 |
jomvee 发表于 2013-11-26 16:40 C' N3 i$ s8 Y. Y' T; { 仿真这块一直没有去做过,如果做的话是仿的各个电源出入口某电容值的在某个频率的波动情况么,还是其他一些东西?电容去耦网络阻抗如何确定? |
lkzuihao 发表于 2013-11-26 16:329 P b( J. g! R' R& R4 O t9 c h8 g 你的叠层P-G隔得远,所以去高频噪声效果不好,另外电容去耦网络阻抗可能偏大,所以跑高频时外加大量数据发送,电源着不住啦,崩溃。换哪个电容?估计得仿真下效果才会好点。 |
jomvee 发表于 2013-11-26 15:431 Y: q! s% B6 w$ r 要仿换哪个电容,感觉很高端的样子,做不来啊还,学习.. |
owencai 发表于 2013-11-26 15:38 核心电压的正常工作值是1.0V,挂机后电压没有明显变化。3 G3 b+ i4 Y7 N2 y* H6 I% S5 X* C 近期可能会有新的打样,到时候把能想到的都优化一下,包括电源这块。 |
这肯定是电源供电网络去耦不太合理的原因啦,SSN。叠层肯定没办法改了,能做的就是换下电容了,最好办法就是用仿真软件分析下具体该怎么换。SIwave PI advisor之类的,把电源阻抗降下来。 |
不会吧,这个真的有这么大的影响么?期待楼主解决后将方法分享下,* y2 {1 _! k$ z DDR电源没有问题的话,那CORE电源呢?死机的是 1.3V还是更低? |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-23 07:29 , Processed in 0.063978 second(s), 36 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050