EDA365电子工程师网

标题: allegro规则管理器求解 [打印本页]
作者: molin    时间: 2013-10-18 19:18
标题: allegro规则管理器求解
allegro规则管理器中greate class ,greate match group ,greate net group之间的区别是什么，用法怎样？谢谢  A/ S8 d) _! p/ A) P% ]
5 B% t) U/ N9 U
7 H: v1 R+ @2 d% ^' B3 J, ?

& Z  C( w8 L; z; O+ v1 O

QQ截图20131018191830.png (113.69 KB, 下载次数: 0)

QQ截图20131018191830.png
作者: yangjinxing521    时间: 2013-10-18 19:32
NETGROUP 是以前的BUS
作者: molin    时间: 2013-10-18 23:28
yangjinxing521 发表于 2013-10-18 19:32
( e7 p: Q, Q5 a" m: ?NETGROUP 是以前的BUS
; x' T* G# m0 x
: ~  g2 W& w) F0 V* J- u9 S
谢谢，难道说现在创建BUS被取消了，我怎么都 创建不了，但能在add那里可以看到BUS选项
& L" Z( n/ V6 i& [2 w9 m( ~1 A; }3 i, E
4 x7 e( V; X3 o/ H# G
% Z) Y# l4 w- u) f

; i) r9 P  B& J9 `- G
作者: procomm1722    时间: 2013-10-20 21:22
Bus 並未被取消 , 只是配合 Capture 16.6 新加入的 Group 設計 , 由 CM 裡面取消建立的功能 , 你依然可以在 Edit Properities 裡面來設定
作者: molin    时间: 2013-10-20 23:04
procomm1722 发表于 2013-10-20 21:221 R. R1 d" @6 V
Bus 並未被取消 , 只是配合 Capture 16.6 新加入的 Group 設計 , 由 CM 裡面取消建立的功能 , 你依然可以在 ...
5 B# G8 H3 X2 e, }
Edit Properities 裡面怎样设定BUS。还有great class,great NET group,great match group,这三个的区别是什么，各自用在什么地方。谢谢！！
作者: procomm1722    时间: 2013-10-22 00:27
molin 发表于 2013-10-20 23:04
- k: Z; v& d. Z; j- Y3 g/ LEdit Properities 裡面怎样设定BUS。还有great class,great NET group,great match group,这三个的区别是 ...
2 o; v  F, R! G4 B$ u
Creat Bus 的操作就是用 edit / properties 去點選要設為某一個 Bus 的 Net , 賦予 Bus Name 即可.- B- Z0 H/ S/ S3 W: g0 K
至於 Class 的目的在於處理不同 Spacing Constraint 遭遇到時 , 通常是看誰的 Spacing值比較大 , 已大的為準, 但若是想要使用第三種 Spacing條件時才會將這兩組 Net 或 Bus 升格成 Class 來處理
! Z; O% y; ~6 u% R& p4 V9 G) ]至於 Group 和 match group 通常是用在高速訊號的等長比對的 Constraint 設定
作者: molin    时间: 2013-10-22 09:35
本帖最后由 molin 于 2013-10-22 10:50 编辑 & @, d+ C7 q$ M
procomm1722 发表于 2013-10-22 00:27
& u% J4 N( o2 p- uCreat Bus 的操作就是用 edit / properties 去點選要設為某一個 Bus 的 Net , 賦予 Bus Name 即可.+ |( W* N' g+ d, ], b
至於 ...

9 @1 w2 a# F: I( Z' ]* F; F$ o' Y( M
谢谢解答 ，还是有些不明，我现在是这样的：9 k7 w, @# w4 q
# H' Q- u. M$ X. o( B$ \
) [6 y5 c3 p/ {7 }) u" y
! h  X  ^$ H% f8 `9 P1 N$ S% N; j6 N
我要U1的pin1到U2的PIN1和U1的PIN1到U3的PIN1等长，因有电阻端接，我先设XNET等长，然后到sigxplorer设置T形拓扑，这时T形等长的t1和t2合成设置为一个一个class ,不是设成一个BUS，这样做U1的pin1到U2的PIN1和U1的PIN1到U3的PIN1能等长吗！！！
( @- {  E+ i7 Z8 Y
- `# ]4 J8 ]  ]5 b9 Q, ?- b* s. b. w2 ~3 \; R
因为我在waring菜单下设置T形拓扑，创建一组规则只有class 和NET group,我用NET group创建为一组，然后到sigxplorer，出现错误，也不知是那里错了？？
, ]; ]( h4 \5 H 0 R9 w) ?8 r1 X- |- [, G/ U
& ]/ k- ?- t3 ]! w' Z/ a# d4 d
2 k: k+ l$ t# }' o! K/ X
/ M; H- s4 H! p. Z3 D4 }
但如果用创建为class，就是可以进入 sigxplorer，8 p' B  f* J6 P

1 h) r6 W1 w) B$ G5 ]3 Y; f- W. P
作者: procomm1722    时间: 2013-10-22 20:50
作法不正確 ,  s# g, v0 W# m/ d) H& w" V: o
) P" E5 Z7 P0 q
要提取出 Topology , 應該是由 Net 來提取 , 怎麼是 Group .
7 p- J( j- [) e+ c- d
作者: molin    时间: 2013-10-22 20:58
procomm1722 发表于 2013-10-22 20:506 v6 n( L/ u9 F" ^4 V' E0 b$ s( w. o
作法不正確 ,
3 j1 f0 ]+ w* G. L1 `7 z* g( p9 n/ ?2 A4 O6 q' j8 _0 a; p; h: |8 Y
要提取出 Topology , 應該是由 Net 來提取 , 怎麼是 Group .
( p' _, t8 i" A  g! u* R* n; ~
大哥，能详细说操作步骤吗，搞 了好久，没搞好，在次感谢！！！
作者: molin    时间: 2013-10-22 21:00
我是看了于博士的视频 里，做得，它里面是用BUS做，
作者: molin    时间: 2013-10-22 21:06
我只装了16.6，所以不一样！！！
作者: procomm1722    时间: 2013-10-23 16:21
這份文件是我寫的 ,給大家參考吧!* _" x- c! I! g( K+ Z
其中要注意 Xnet  的問題 , 很多人都是直接由 Net  來提取Topology .
2 h0 z$ V4 O9 S; y* B但是遇到 Xnet 情況時必須注意環境設置問題 ( Setup Advisor , V16.5 以後改由 Setup / SI design setup 來設定 )* \! \6 Z% W9 Y; D
沒有把 DC net 搞定 , 可能提取出來的 Xnet 會有問題.

Allegro SPB SI 等長設定方式.pdf

935.11 KB, 下载次数: 132, 下载积分: 威望 -5

作者: molin    时间: 2013-10-24 14:02
procomm1722 发表于 2013-10-23 16:21
4 {1 G7 m) ~8 b; H. m. P" {這份文件是我寫的 ,給大家參考吧!1 A4 F/ H* w( V  }+ F
其中要注意 Xnet  的問題 , 很多人都是直接由 Net  來提取Topology .
; ?# r- b3 L; j  p ...
' h" T& n$ y5 f8 n
大哥 ，谢谢分享，能不能把環境設置問題也写一个文档，不知道怎样操作好哦！！！！
作者: procomm1722    时间: 2013-10-24 14:36
有時候覺得很囉嗦就懶得寫了
作者: molin    时间: 2013-10-24 17:39
本帖最后由 molin 于 2013-10-24 17:42 编辑
7 T9 c1 v' t* x( s7 z
procomm1722 发表于 2013-10-24 14:363 u, @# A" b) L3 j1 {1 V* M. i/ Y
有時候覺得很囉嗦就懶得寫了

7 A: H( r+ p! h5 n6 ]
' ]* n! E8 n, L7 d& a8 Z- M出现起来找也麻烦 哦，上面的问题没解答：U1到U2和U1到U3的网络这二个要等长，是不是要Xent1=xent2，t1=t2就可以了
  ^, ]  ], v6 i- \4 J; |
作者: procomm1722    时间: 2013-10-24 18:52
這個倒是不一定 .
8 Z" B* U" X0 n+ {假定只有這個 Net 內部要等長的話 , 可以有幾種考慮, w; R9 c) f. c: k- p. l
1. 沒有 Xnet 時 , 你只要考慮 T , U2.1 和 T, U3.1 的 Pin pair 等長即可 , 因為T 到 R , R 到 u1.1 是共用的 , 因此若只是考慮等長而沒有考慮實踐的長度時 , 這樣就夠了( 使用 reletive paragation delay , delta=0 , tol . 看你的規範來設定 ).
+ }" l" O* @# H* n; u6 C2. 有Xnet 時 , 直接考慮 U1.1 , u2.1 和 u1.1 , U3.1 的  Pin pair 等長即可( 使用 reletive paragation delay ).) P( E. H  m3 X+ @% s
3. 若有指定真實的長度限制 , 則是使用 Min/Max paragation delay 來對各個 Pin pair 進行 min/ max 的長度限制 , 此時考慮的的 pin pair 會是 U1.1 , u2.1 及  U1.1 , U3.1 或是 U1.1 ,T , 一個長度限制 , T , U2.1 和  T,U3.1 一種長度限制....
' ]: {# S  c/ ^& k) _6 i2 j; J
作者: molin    时间: 2013-10-24 19:48
procomm1722 发表于 2013-10-24 18:52
# t( R9 j' f! g" T5 ^' n! [4 Z! M6 ]這個倒是不一定 .
$ y% f- u$ r6 U1 |6 M, r) D* z假定只有這個 Net 內部要等長的話 , 可以有幾種考慮1 ^  d% A+ ^" U9 p9 I
1. 沒有 Xnet 時 , 你只要考慮 T , ...

' y5 }# ?' z2 H谢谢解答 ，还有一个问题，假如在t1和t2等长，在走线时的连接点是不是一定要在设置的T形点标识那里，结点和标识点重叠才等长的！！！
作者: procomm1722    时间: 2013-10-25 09:21
Yes , 因為你的計算的基點就是 T 點
作者: molin    时间: 2013-10-25 17:34
procomm1722 发表于 2013-10-25 09:219 @$ p0 c9 X% x9 U# e  D8 T
Yes , 因為你的計算的基點就是 T 點

2 a' C  _; `5 L！！感谢大哥一直的帮助解答！！
1 ^: J# W5 v& d- _; ?5 ^+ I( h* C, o( s: T. x* O$ v
这回有出问题了：如图 ，图中数字 是操作步骤" w$ K, ?' J$ q! C" p

7 P. q) C$ z. {. C9 r( E; h , V+ O* \9 ]1 m; r2 P  D

  y* ^) c. k: L, _" [
+ }/ e( N8 J" B) v3 D/ T请问大哥 怎样解决，拓扑已设置好，现在是要进sigXployer中设置等长，进不了，提示这个东西？？？
作者: procomm1722    时间: 2013-10-25 18:17
參考這份文件好了

Create_Xnet_v165.pdf

1.08 MB, 下载次数: 48, 下载积分: 威望 -5

作者: molin    时间: 2013-10-25 18:38
procomm1722 发表于 2013-10-25 18:17+ `7 ]0 {; n' }$ C
參考這份文件好了

9 m2 H7 O8 G% f0 s谢谢，大哥 ，从CM管理 器中打开SigXplorer 的默认版本XL的吗！！！
作者: procomm1722    时间: 2013-10-25 21:56
yes  T! V, T0 O5 _3 D
作者: mancy66525    时间: 2017-9-18 13:50




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2