FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
4 q  u+ D; q) Q+ N; _2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
, i* H% j  c# s2 l* ^" L- P  F3.烧写后重启单板，FPGA功能无输出。
% L- }+ S- W3 I* w3 L
解决：
- E3 ]1 Y+ G; k' L" n2 g1.FPGA引脚补焊后，烧写后FPGA功能正常。

/ [! s. m  l# f, \* J) k不知道那些引脚会导致上述所描述的现象？？？
$ X: d5 z5 ?8 d# C, X  S  y5 {

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
9 K7 W8 X' M3 i8 q) S6 Z( k2 @  A( T' }msel0-1-2，dclk,asdo等都有可能

这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

# `' W6 Z  J. T/ j* [% U配置文件用的就是.jic文件。