【讨论】差分线的回流路径

lzscan

        之前跟同事聊天，他说以前听过一个讲座。其中有一个观点是差分线当单端线来走，因为差分线虽然相位差180度，但实际上大部分的回流仍然会流过其下面的参考平面，原因是PCB上的差分线是扁平导线，与参考面相对的面积比两条差分线之间相对的面积要大，而且很多时候差分线间间距比差分线-参考平面间距里大。所以与参考面耦合的强度大于相互之间的耦合强度。引申出来的结论是差分线做单端线走，两边包地。
       虽然不赞同用单端布线方式走差分线，但是我也觉得差分线之间的耦合没有与参考面的耦合大。我觉得差分线之间的相互抵消作用需要以地作为中间的媒介。
% y& H4 s' V) M- A7 |3 K+ r       由于没用过仿真软件，所以不能进行验证，只能停留在感觉上。不知各位高手怎么看。

criterion

8 v3 Z+ ^7 C7 C2 o0 d) \, S
" t0 P/ |9 W' x( t5 G, T

分几点来讨论好了

1.      
' s) C* w9 `3 b

由KCL可知  一个节点若有电流流出   肯定会有等量的电流流入

6 Q. N& p1 D* O! l1 B

所以任何讯号都会有回流电流，整体形成一个封闭回路，如下图 :

8 T9 W" \8 D1 T; n) Z: z7 E

2.

电流流经封闭回路的磁场，会构成磁通量，

其磁通量与电流的比值，便构成了电感，而电感又与感抗有关。

由上式可知，回路面积与感抗成正比，若回路面积越小，则感抗就越小。

而由下图可知，低频讯号的回流电流，会走最小电阻路径。

而高频讯号的回流电流，会走最小感抗路径，

' Q) g& k$ W) s

前述已知，回路面积越小，则感抗就越小，

亦即高频讯号的回流电流，会走可以构成最小回路面积的路径。

因此，如上图，

虽然高频讯号的回流路径，比低频讯号的回流路径来得长，

但整体构成的回路面积较小，

而由仿真结果也证实，当讯号为低频时，其回流电流只集中在Load到Source这段路径，

但当讯号为高频时，其回流电流会集中在原路径下方。

; t2 x$ q" m& s+ u/ g& @7 `% u

所以我们得到一个结论  

对高速差分讯号而言  

可能以彼此为回流路径   也可能以GND为回流路径

端赖谁能提供较小的回路面积

, Z8 c/ X" ?/ l5 e/ ]# k
9 O! u  N7 _3 P( q/ q! S5 K! m

3.

以Any Layer的十层板为例，

其讯号走线与GND的距离为2.8 mil，就算下层挖空，也只有5.6 mil。

但表层走线若要达到100奥姆，其间距差不多要10mil，

2 I6 h) m" o5 K# G/ k

因为与GND的距离较近，亦即GND能提供较小的回路面积，

这表示以GND为回流路径的机会大得多。

而由下图的仿真结果可知，瞬时时，其回流电流都集中在差分讯号原路径下方的GND。

+ X# f: v2 N4 h1 s  k

因此差分讯号的回流电流，大多情况确实是存在于GND，而不是彼此

因此  即便完全对称  仍然需要GND  若将GND拿掉

一来是阻抗难以控制

二来是回路面积变大 (因为彼此间距一定大于跟GND的距离)

会使EMI干扰变强

所以GND对于差分讯号，必须如同单端讯号一般，GND要维持完整性。

由下图可知，当差分讯号的GND为一完整平面时，其Return Loss至少有-20 dB，而Insertion Loss也不大。

但当差分讯号的GND有一开槽时，其Return Loss几乎都不到-20 dB，

而Insertion Loss也明显变大许多，如下图 :

. I" `+ `5 C, E

因为差分讯号与GND的距离会影响阻抗，

换言之，当差分讯号经过开槽时，会因为阻抗不连续，产生反射，因而Return Loss变差。

而开槽可等效于电感，由于电感会衰减高频讯号，

故当差分讯号经过开槽时，其能量会衰减，因而Insertion Loss变大。

" K" l3 n6 N; X. y

由下图可知，GNDBounce，会使输出波形失真，以及影响邏辑运作的正确性，进而使系统稳定度变差，

而由下图可知，差分讯号经过开槽时，会产生GND Bounce。

所以可知   只要切断了差分线的回流路径

就是会有影响

其他详情可参照

EDA365藏经阁 › 差分信号之剖析与探讨

在此就不赘述

于争

差分对传输确实比较复杂，PCB上差分对返回电流主要是在参考面上，这个没错。连接器或者电缆中返回电流要复杂一些，不过我想大家说的也是PCB上的情况。
0 d; `: _1 ]( h/ W+ b: m差分信号的传输也不一定非要使用差分布线，10G以上高速互连按照单端走线的情况也有很多，关键是要控制好外部干扰。
3 t5 C2 o9 G+ {! O, j包地的做法本身没问题，弄好了可以让信号几乎不受干扰，所以很多芯片厂商评估他们自己的高速serdes的时候，评估板上喜欢这种做法，问题是不好通用化。包地如果处理好了，确实有用，但是不能指望每个工程师对这种做法都能深刻理解，弄不好搞出大的谐振就挂了，这种方法对SI理解到一定层次后在用吧，刚开始别冒险。而且用这种方法有限制的。
差分对中共模噪声来源有外部的，也有本身产生的，有多大影响和差分对的对称性有关，差分对不可能完全对称。
差分设计中，松耦合有明显的优势。比较保险的方法是：使用松耦合，同时加大与其他信号的间距。

Nelson

楼主所说的观点大多数情况下都是可以成立的，一般的差分线的确主要通过参考地回流，这没有问题……
% \/ M4 F* V# Q' a& T
但说差分线走单端并且两边包地就有问题了，差分线最大的优势就是可以抵抗共模干扰，通俗点就是同一个干扰打过来，在差分对的两根信号线产生的影响差不多是一样大的，差分相减时会抵消掉。如果分开走线，单纯的跑信号没有问题，但耐干扰能力会大大降低。

飞雪逐青

在《信号完整性》一书中，可以看到差分线不同参数情况下的回流情况，具体的记不太清楚了，印象中在一定条件下参考面就没有意义了，两条差分线成为一个回路，你可以查查书看看。

lzscan

飞雪逐青 发表于 2013-9-17 18:58
在《信号完整性》一书中，可以看到差分线不同参数情况下的回流情况，具体的记不太清楚了，印象中在一定条件 ...

# `* p' a2 ]# R6 j; h5 S多谢回复，我去看看。

lzscan

Nelson 发表于 2013-9-18 13:29
* [: P; A! L3 z楼主所说的观点大多数情况下都是可以成立的，一般的差分线的确主要通过参考地回流，这没有问题……

但说 ...

我也是这么想的。不知道实际是什么样子的。

飞雪逐青

lzscan 发表于 2013-9-18 13:31
我也是这么想的。不知道实际是什么样子的。

有紧耦合和松耦合之分，有各自的优缺点，和介质厚度、线宽、差分线之间距离有关！

天天在线

8楼讲的太详细了，赞一个

wdc

差分信号的传输也不一定非要使用差分布线，10G以上高速互连按照单端走线的情况有没有高手出来讲讲这种情况下，单端为什么比差分好，设计有什么注意点

shark4685

wdc 发表于 2015-3-24 16:02
差分信号的传输也不一定非要使用差分布线，10G以上高速互连按照单端走线的情况有没有高手出来讲讲这种情况 ...

3 Q7 p3 M# E% \& F你就是高手啊，太谦虚了。

09205010221

高手如林，小辈大饱眼福！

xiaoyu19890210

差分线之间的耦合确实没有差分线和参考平面之间的耦合大，但是在回流路径上差分线和单端线明显不同，差分线对参考平面的要求比单端线地很多，例如在参考平面切换时，会对单端的线的回流路径产生很大影响，但是对差分线的回流影响很小。这是差分相比于单端突出优点之一。

杰1111

xiaoyu19890210 发表于 2016-1-17 22:42
- U7 `: t* F9 T. F" [, ?+ z差分线之间的耦合确实没有差分线和参考平面之间的耦合大，但是在回流路径上差分线和单端线明显不同，差分线 ...

请教下，平面切换时，为什么单线的影响要大些啊
. Z) M* f( V! j+ g! T7 K# ^- Q  j

杰1111

飞雪逐青 发表于 2013-9-17 18:58
在《信号完整性》一书中，可以看到差分线不同参数情况下的回流情况，具体的记不太清楚了，印象中在一定条件 ...

0 F% ?5 Q; ^" _5 s9 T# q. ^' w1 a请问下，<信号完整性>是谁的版本的啊
& g0 o1 C4 c/ o) Y