EDA365电子工程师网

标题: 新手DDR3走线,请大师点评一下此两种走线有什么差别?? [打印本页]
作者: q444709812    时间: 2013-7-18 11:39
标题: 新手DDR3走线,请大师点评一下此两种走线有什么差别??
如图,DDR3地址走线. 直线型地址走线是我自已画的,另外一份是我在论坛内找的模板.我想请问一下各位高手,此两种走法(除了空间限制)对EMC,EMI有什么影响?因为看很多人走线都是歪歪扭扭,一直搞不明白其中的原因何在.

无标题.jpg (275.33 KB, 下载次数: 2)

无标题.jpg
作者: yangjinxing521    时间: 2013-7-18 11:43
坚持自己，等你出错的那一天。你就会做的和别人一样了。。嘎嘎。。
作者: q444709812    时间: 2013-7-18 11:50
yangjinxing521 发表于 2013-7-18 11:43 % ]4 k) c+ q8 u5 x1 K
坚持自己，等你出错的那一天。你就会做的和别人一样了。。嘎嘎。。
# h, N! W! ~, k- n
说说原因呗.
作者: 风风点点    时间: 2013-7-18 14:33
你直直的走线，还有电源和地没有扇出，这些VIA 要打哪里？除去空间有影响，其本是没有什么影响的
作者: 457958672    时间: 2013-7-18 17:52
相信直线的更好，因为我也是走直线，说说原因+ c. j) @6 K" |+ c  ^1 `+ @
1.在打via的时候明显第一种会将电源和地平面打断，影响信号回流（建议你的可以吧你的via的距离拉大一点让铺铜时能铺过去）., [6 ?) F, |3 g; Q: m/ b
2.扇出好一个DDR的地址线后可以直接copy到其他DDR上面减少工作量（如4楼说的你应该吧电源孔和地孔扇出）
: i0 `  f6 i0 Y0 l! g3.走成直线很有规律方便做等长（从左到右DDR编号为1234，用上面copy的方法可以直接让：12间地址线的长度=34间地址线的长度）+ j' {7 U: O( [3 R. f
4.做T点时，T点会很整齐，只需要找好两个t点，其他t点都能够按照栅格对齐即可，方便快捷$ M2 d+ k& G; k5 P0 b) K: }- F
5.貌似你的第一幅图是不满足3W原则，而整齐的走直线可以很容易满足3W.
% w  L+ t) Z4 F! y/ \0 B6 o5 I, K6 r
! P% ]7 H+ R6 r* v. ]4 O当然也有不好的地方就是这样会让地址线无形中变长。
( z" L( a* `4 b! R  j! y! X& P上面是个人的看法，有什么不对的地方请各位高手指点) a% f2 Q/ a2 \' Q8 c

YCZ`HNFC7JT8585L1QYO}31.jpg (161.27 KB, 下载次数: 0)

YCZ`HNFC7JT8585L1QYO}31.jpg

F6LFIY$41P`JLUBR$A4K8ME.jpg (54.64 KB, 下载次数: 0)

F6LFIY$41P`JLUBR$A4K8ME.jpg
作者: Glenn    时间: 2013-7-19 09:16
本帖最后由 Glenn 于 2013-7-19 09:18 编辑 3 G! {* u6 C) W0 I' h' u
2 F; ~  X" q1 x) S
DDR3芯片的速率是800M到1.6G，速度最低也的800M，这时候信号完整性问题就来了！
5 h) E6 z& H/ t1.按您的布线，直线部分没有stub，但外面的线stub太长
$ Z+ L5 l. `# P2 p( e6 e8 B2.您走线的拓扑是T点，还是菊花链？不管是那种现在的走线都有信号完整性问题，系统工作将不稳定。6 u; b" n" b1 ~$ G7 d) B2 \( x

5 n$ r1 H. P' N, jDDR3-四片的最好拓扑结构是菊花链，DDR3扇出尽量不出芯片，上下拉电阻靠近最后一片DDR，分段等长，以DQS为基准，误差25mil，以确保信号完整！菊花链如图所示：

DDR3_四片.png (11.77 KB, 下载次数: 9)

DDR3_四片.png
作者: dzwinner    时间: 2013-7-19 13:49
Glenn 发表于 2013-7-19 09:16 6 Z# r$ m1 \4 Z! M5 ]8 a
DDR3芯片的速率是800M到1.6G，速度最低也的800M，这时候信号完整性问题就来了！6 h+ T: [* ^9 i8 C* s- g2 W
1.按您的布线，直线部分没 ...

  Y% W2 s9 _4 A, \2 k) u5 R我怎么记得地址线要和CLK 线长度比拟才好呢？误差不超过200mil？请确认！
作者: dzwinner    时间: 2013-7-19 13:54
其实你给的两种我觉得都不好！ 首先左边7跟跟右边的几根拓扑结构都不一样！这样不好吧！
作者: Glenn    时间: 2013-7-19 16:04
dzwinner 发表于 2013-7-19 13:49
; \' g+ X8 \, k! |+ i! E我怎么记得地址线要和CLK 线长度比拟才好呢？误差不超过200mil？请确认！

  ?* T, I1 X& a3 f2 ?& z能做到最好为什么不做呢？如果空间实在是不够，误差可以大一点。FYI，我是给Jimmy老大打下手的，以上内容都是听Jimmy讲课的知识总结。
作者: dingoboy    时间: 2013-7-19 17:32
stub太长了点.......
作者: WFY2008    时间: 2013-7-20 11:16
6楼正解 还有 过孔不要打在一起了 除了好看点没得其他用处 但是你把参考平面全破坏了！
作者: semisky100    时间: 2013-7-20 11:40
高手如云啊
作者: xhnumber1    时间: 2013-7-22 14:01
高手~~大大的多
作者: bingshuihuo    时间: 2014-4-25 13:38
高手如云啊
作者: cwp123    时间: 2014-5-12 18:12
学习了，请继续讨论
作者: lxl    时间: 2014-5-13 17:03
Glenn 发表于 2013-7-19 09:16% T- F9 Q7 R( s8 H2 C
DDR3芯片的速率是800M到1.6G，速度最低也的800M，这时候信号完整性问题就来了！4 s3 o( B7 |. a7 E* k/ A+ B0 ~7 X
1.按您的布线，直线部分没 ...
- K! M% L" t  N, r
高手，那请问一下,1，这四个DDR的地址线与数据线组可以保持的误差是多少呢？2，数据组与数据组之间保持的误差是多少呢？
作者: CLT988    时间: 2015-4-13 15:07
高手如云
作者: xingqier322    时间: 2015-6-1 11:14
457958672 发表于 2013-7-18 17:52
7 I& m  J; @6 P相信直线的更好，因为我也是走直线，说说原因* A& u, U. |& d# v: l; D/ k' e
1.在打via的时候明显第一种会将电源和地平面打断，影响信号 ...

7 ]3 S9 w+ z0 E; {; {1 k' `大哥貌似第一幅图是楼主的参考资料，第二份图是他自己画的吧？？？
作者: xingqier322    时间: 2015-6-1 11:16
4片的好复杂，只画过1片的，还是费了老大劲



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2