EDA365电子工程师网

标题: DDR2走线布局需要注意什么？800M [打印本页]

---

作者: ggbingjie    时间: 2012-11-19 12:57
标题: DDR2走线布局需要注意什么？800M
RT，请大写们发表下自己的看法

---

作者: yangyabo02    时间: 2012-11-19 13:12
我也想知道，顶一下

---

作者: dgwq    时间: 2012-11-19 15:06
一般官方的回答是：以前发过的帖子里有。
8 ^6 u1 x& N% Q0 w: t
' `* P7 T3 X+ C8 ?5 n( G% L
6 F) k3 w8 v/ K3 E1 G& O其实我也想知道。

---

作者: ggbingjie    时间: 2012-11-19 15:59
顶一下，问题还没有解决呢

---

作者: asunshine    时间: 2012-11-19 16:04
将ddr数据分成两组，数据组和地址组，然后组内走线等长就可以了。

---

作者: ggbingjie    时间: 2012-11-19 16:27

asunshine 发表于 2012-11-19 16:04
将ddr数据分成两组，数据组和地址组，然后组内走线等长就可以了。

& d" m" h# M7 R# E8 w9 o5 `那线的长度有没有控制呢？比如不能超过多少mil之类的？

---

作者: ggbingjie    时间: 2012-11-20 09:43
还是没有高手出现

---

作者: kasen    时间: 2012-11-20 14:57

8 g) B6 T2 M  n$ P8 D% e; [
. T% w! z1 V$ `3 ~2 A3 r8 ?( f

---

作者: ggbingjie    时间: 2012-11-20 15:15
很好很详细，谢谢了

---

作者: vincent_xiao    时间: 2012-11-20 15:18
参考Intel的比较好

---

作者: ggbingjie    时间: 2012-11-20 15:27

vincent_xiao 发表于 2012-11-20 15:18
& _! s. x* j$ h+ Y参考Intel的比较好

那你有没有这方面的资料呢？能不能上传下呢？

---

作者: kenhzh0    时间: 2013-7-23 08:27

kasen 发表于 2012-11-20 14:57

6 V* c3 V( p; e. ~+ _  T* Q; O7 Z- V讲的不错的，谢谢分享！

---

作者: hxwang123    时间: 2013-8-31 23:24
{:soso_e179:}

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2