|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 pjh02032121 于 2012-4-6 14:31 编辑
0 m. ]. R; g; e% b8 i. t, t+ q a+ R, H0 ~! Q' v$ O
闲来无事，玩玩仿真，望高手指点。6 a$ `- P/ I/ o5 c3 H5 O& p( z
一个sip封装，结构如下：
0 o9 h# E* p T+ c
1 k1 p2 j6 p' z% Q. _5 D. ]1 P0 I
1 b+ {# U* r2 V6 B7 X# b1.用ansoftlink从cadence sip将封装文件导出到siwave，设置好叠层结构、wirebonding，via结构；) B. W8 [7 m- Q6 \$ j1 C
" S p7 L+ ? Z" s. n% k" L# k1 R1 w
2.射频端口s参数，port分别下在die端和package RF pin脚。
" L4 F5 Z8 A5 E! {5 F! C* |由于substrate叠层厚度的限制射频入口的走线做不到50ohm,由于走线比较短，影响不大。7 H# g* o0 D: ~5 Z/ T4 _
在关心的频段，S11<20dB,s21>-3dB,很好。7 O# L7 m0 x5 w4 \* [
* x$ \8 ?. X9 h6 \' u# r T- r
. T; H! c0 p- l3.由于package端pin比较大，紧挨着substrate的第3层是地平面，馈入的能量损失较大，将3层挖空（2地层依然完整），理论上会有所改善，验证，有那么点改善S11.
2 B: q, X9 _/ q9 A! B6 ?0 v# X
& i7 q' s9 b& J, d0 v6 c( Y' X% v9 j2 Y# b- }/ G
4.将测试板从allegro转到SIwave，再将package叠到PCB上（PCB RF走线50ohm，clip后加port，仿真从PCB RF馈入点到die端的S参数。S11<-20dB,S21<-3,很好。
4 L; o- @0 m! V
. g4 v3 _& L2 p
+ R; k% i) D: J: s, p) P" ]
5.PI分析
) @; f2 y, w. ~7 s: Q: oRF die的主电源1.8v，最大电流60mA,5%的纹波容限，则Rtarget=1.8×5%/0.06=1.5ohm
' ^" M& v3 W" w; p% y! l, HBB die的core电源1.2v，最大电流80mA，5%的纹波容限，则Rtarget=1.2×5%/0.08=0.75ohm7 _) o; O, Y" v1 u, n! d
BB die的IO电源3.3v,最大电流8mA,5%的纹波容限，则Rtarget=3.3×5%/0.008=20ohm
% E& V& K7 t3 P. z4 R将电源相连的电容与siwave的电容库做map，将die端和package的电源和地已经各自做group，并生成仿真端口。启动扫描，看结果。0 ?4 B7 i' X4 ?4 K# K# D1 z
从仿真结果看，3.3v，1.2v电源的阻抗在1GHz内都满足要求，1.8电源在1G附近阻抗超标。! l6 M; d; Z6 o* E
+ @ e( B4 c( \5 N- B& ]: m3 i
5 N. N" {; l& _0 E, L
- ^, y* {! ~1 P
6.PI 优化
, \+ a0 b e4 ^, O" ?* F; P& E上面的仿真全部用的0.1uF的电容，从上面结果看，可通过优化电容组合，压低1.8v在1G附近的阻抗。在芯片bonding finger附近各加一个1nF电容。结果如下图，1.8v在1G附近压到1ohm以下。
5 ^: ]8 N$ ^& b5 V+ W9 A! G原设计供用21颗电容，通过仿真，在满足阻抗要求的情况下，可少用7颗0201元件（对于封装里那点空间来说是相当宝贵）。
T, `. c" `" a- T7 K" W# N. I5 \对于整个解决方案来说，200KHz～1G频段电源阻抗都达标，有在贴到PCB上时，外部基本不需要放置电容了。
7 v0 l' f9 L/ X. h* O2 q由于封装内部放不下大电容，所以200KHz以下交给电源模块去处理了；1G以上只能有片上电容解决。
; B7 G4 q( @; {, }# e' q- A6 b
- u! D0 L$ w9 W. X- [3 |9 d! n注：由于die上电源和地没有细分电源域，做group的PI分析结果是偏乐观的。) t/ u5 w1 ^5 o, e5 u: {/ E9 I6 y
n F' J& a& [/ _. i: O# B
( u$ ]1 T! G2 m7.结合PCB上的PDN,PCB上在封装的每个电源pin各放一个2.2uF和0.1uF的0402电容(有点过了),做协同的结果如下:
% q/ b( D( ^3 A" Q8 v! @
4 |9 ^+ O0 Q1 M* F% d
8 D! }( g% x6 R: {( {
8.上面都是电源从频域阻抗的角度去看电源完整性的问题,下面是从时域的角度看.
5 G# H% Y- v# P将上面PDN的扫描结果导出S参数文件到designer,加上在电压源和电流源(Tr,Tf=500ps),探测die端电压的波动.5 t! [% l8 [4 U3 @ ^. ?
结果纹波都在5%以内,且余量很足.8 k* [1 F0 u8 O
3.3v电源纹波max=0.048v<5%x3.3v=0.165v
) c' U8 @( }8 C" p. B2 i/ V- h" W& l9 z1.8v电源纹波max=0.029v<5%x1.8v=0.09v, D1 f+ f9 W. f+ H; Y Y: `
1.2v电源纹波max=0.025v<5%x1.2v=0.06v% |6 Q& D7 N5 q! p
; k H- t |+ x# w% M# z& a, a) M, d
' q" M7 I* r9 g/ d& e5 s9.当把电流源的Tr,Tf设为100ps时,
; L+ u7 i6 z: o; O! r% E3.3v电源纹波max=0.090v<5%x3.3v=0.165v- ^. K& D7 c- X/ L- q
1.8v电源纹波max=0.127v>5%x1.8v=0.09v0 `2 B, a8 m8 `! g/ ]4 ]* U" H
1.2v电源纹波max=0.162v>5%x1.2v=0.06v
* r9 x, }4 z- ~& p6 D* M6 D/ RTr,Tf的重要性从这里可以体现了,结合第7条PDN阻抗曲线及这两个仿真结果可以很好的理解BW=0.35/Tf这个经验公式.
4 `# s k( u* ~! ?+ {/ t
! ~" g& d q2 H) h$ x* D6 r2 \
|
|
/1 
发表于 2012-3-31 19:43
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2012-4-1 13:52
楼主
