EDA365电子工程师网

标题: 求助一个allegro检查via,pad与Anti Etch间距，并显示DRC的skill [打印本页]

作者: 网上邻居 时间: 2011-6-29 11:00
标题: 求助一个allegro检查via,pad与Anti Etch间距，并显示DRC的skill
当我们用allegro做负片内层切割的时候。切割线不能穿过via或者dip pad，之前都是肉眼检查。

跪求各位大侠帮忙写一个检查via,pad与Anti Etch间距，并显示DRC的skill。

或者不显示DRC也可以，能知道坐标也行。

谢谢了

作者: 网上邻居 时间: 2011-7-4 10:08
各位，，求帮忙啊

作者: 网上邻居 时间: 2011-7-8 17:29
继续等待。。。不知道哪位老大能伸出援手啊

作者: 网上邻居 时间: 2011-7-15 10:10

版主大大，帮忙啊

作者: fangqwas 时间: 2011-7-15 14:51
等待

作者: 网上邻居 时间: 2011-7-29 15:18
等啊等

作者: deargds 时间: 2011-7-29 16:16
回复网上邻居的帖子

关注

作者: 网上邻居 时间: 2011-9-2 14:24
deargds 老大终于出来了啊。。跪求帮忙啊

作者: Julia_E365 时间: 2011-9-4 00:03
盼望呀{:soso_e101:}

作者: XYX365 时间: 2015-8-21 22:09
這個skill還需要嗎?

作者: zwzlove 时间: 2015-10-16 15:23

XYX365 发表于 2015-8-21 22:09
這個skill還需要嗎?

我很期待这个skill

作者: 蠵龜 时间: 2016-6-1 15:31
期待

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)