EDA365电子工程师网

标题: allegro V16.2如何转为V15.7 [打印本页]

---

作者: refiner    时间: 2011-2-8 21:47
标题: allegro V16.2如何转为V15.7

SPB15.7 Design Entry CIS可以直接打开SPB16.x Design Entry CIS设计文件并进行编辑。但由于Cadence 从SPB16开始元件封装文件和PCB板文件格式发生变化，而且不能存储为低版本文件，因此SPB16.x的封装库和PCB设计文件不能使用PSB15.7打开。如果需要使用SPB15.7打开SPB16.x的设计文件，必须采用间接的手段，具体过程如下：

1. 在SPB16.x中用PCB Editor打开PCB文件；
5 Y- S+ c! k$ x4 k

2. 导出布线文件，具体方法为：File->Export->Router…；
+ d) }5 c3 ~& M# M: s4 _, Z

3. 导出布局文件，具体方法为：File->Export->Placement…；

4. 退出SPB16.x CB Editor，打开SPB16.x CB Router；

5. Design/Session File选择第2步中导出的布线文件，起动；
% }. g& Q  g" r1 o

6. 利用PCB Router输出任务文件， File->Write->Session；
0 G8 X1 `( a! v' I: @* Q

7. 退出SPB16.x Router；

8. 修改环境变量为SPB15.7，起动SPB15.7 CB Editor;
( A  }; \9 x  B

9. 导入或编辑PCB外形（Outline）要，保持和SPB16.x中的一直，可以采用导出、导入DXF文件的方式实现；
0 y( ^. Q+ `: g1 s1 u2 ~/ [

10. 导入网络表文件，如有必要，可以用SPB15.7 Design Entry CIS打开原理图重新生产网络表文件；
4 s3 T# ]/ ?  k6 ?) l2 e

11. 导入元件布局文件，File->Import->Placement…；
- O7 `7 b. p$ D  C) \# D0 a& i

12.在Setup->Constraint->Set values…在过孔列表中添加第6步中导出的sec文件中列出的过孔（可以文本编辑器查看）；

13. 导入布线文件，File->Import->Router…，选择第6步中导出的sec文件；
6 t$ `9 a+ Y- n' B8 I! s+ G2 \

14. OK
4 ~% `- L& N! B3 l: c; H

★ 注意：SPB15.7不能使用SPB16.x的元件封装库，但SPB16.x可以使用SPB15.7的封装库，为保持转换后封装完全一直，建议所有元件封装库统一采用SPB15.7格式。

---

作者: shg_zhou    时间: 2011-2-9 12:02
网站里面deargds写有程序，不用这么麻烦

---

作者: fxxxysh    时间: 2013-9-9 11:52
有没有直接转换的SKILL

---

作者: redeveryday    时间: 2013-9-9 17:02
有。你到SKILL专栏里面找。

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2