大家好！ ! v+ K' V; d5 U$ L' e' C" K. S2 O" y9 d- }! P$ [* U7 @
我在编译FPGA和sdram读写的一个测试程序时遇到了一下的编译错误，不知道是什么问题，希望各位高手指点一下，感谢！ 6 u' \! ? u [" D* U$ q! J3 s ' n; t. k& H4 \5 Q) P# T; y+ ? Error (10853): Verilog HDL error at altera_mf.v(20080): argument 0 to $readmemh must be a string literal
/1 
发表于 2010-8-9 17:38
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！