EDA365电子工程师网
标题:
DDR2布线问题
[打印本页]
作者:
阿多
时间:
2010-4-18 17:44
标题:
DDR2布线问题
在DDR2布线的时候，很难把所有的线都在一层布下吧？分层走线一般怎么安排的呢，6层板，数据线、时钟线走在顶层，地址、控制线走在内层，这样可以吗？还是最好不在顶层走线呢？谢谢指教
作者:
CAD_SI
时间:
2010-4-19 00:02
DDR2没有要求那么严，只要保证时序就可以
( J( j: ?- \' Y* a9 L4 K! b+ r
当然都走在内层对EMI有好处
作者:
沙漠之虹
时间:
2010-4-19 18:35
数据线的频率最高，走内层是最好。同组同层是基本要求。
7 x" G7 V% h: ]& O$ t$ Z* @/ n
时钟与地址一组，当然内层有空间最好也走内层。注意DDRII上面的DQ差分时钟，要跟数据一组。
作者:
阿多
时间:
2010-4-19 23:16
谢谢
* j9 j3 ~' Q' j1 B0 C7 l
！
9 i/ y( }( G3 S- C
我的PCB叠层设计定义是：
i# a" F, D- G0 y& }9 O' ^
TOP
! i+ I' H* D$ [4 Q- R$ E* h
GND
4 l" A6 l/ v7 u' a7 B5 Z
SIG1
. R/ \/ _0 e" G8 K
SIG2
8 _3 D$ S/ H3 m6 l* u% U
POWER
3 `2 A* U% q4 P. c
BOTTOM
$ r+ G& z+ W3 e$ v
2 E: L( \% _8 o4 @9 D
把DDR2的信号分为：
2 {& g# n5 [! z4 O$ o4 y( N1 c
数据信号组（DQ DQS DQM)
% p! |# W# L( T- l; D
地址信号组（ADDR)
' g* G) K. w( n' b4 H; T6 M
命令信号组（CAS\ RAS\ WE)
2 D( |0 K. I( ^. J6 Y7 A) R
控制信号组（CS\ CKE)
5 U+ F9 F/ @- y
时钟信号组（CK CK\)
4 v* H c' @# @* A$ n- d6 W% f; C- h
2 [$ E& e3 m4 a' J* ^% _2 e
那么我将数据信号组单独走一层，地址、命令、控制、时钟四组走在同一层，这样可以吗？
作者:
CAD_SI
时间:
2010-4-19 23:39
本帖最后由 CAD_SI 于 2010-4-19 23:42 编辑
' s& C0 j* H" L2 A$ p2 z7 |
* |4 Y; \) t% M3 i- |/ z2 r% w
DDR2还不算特别高速，能同层最好，不同层也不会有问题
4 G' B' e* Y" h# `& V) K" C: d
按经验：
- E( r: ?/ \ [ x' ]
数据组内走线相差+/-50mil
3 m+ v) w- V4 r: K T% ]
其它组一起相差+/-100mil，就差不多了（这个已经很严格了）
" I2 w. E2 f' C3 q7 y( h
具体相差多少可以具体算一下
, K, u) M4 F7 w! H+ @+ H: U( {
5 {1 E& s. o3 m, e& J4 t9 t! D* q
如果觉得不放心就+/-25mil，+/-50mil
作者:
hz_cp123
时间:
2010-4-20 00:11
先等长，在考虑EMI
作者:
hzhz20054758
时间:
2010-4-20 22:29
DDR2一般为2个DIMM槽，DIMM A和DIMM B ，正好分别走在内层中的两层 ，CLK走在最中间，然后CLK两边可以走CMD和TRL线即LZ所说的地址信号组（ADDR) 命令信号组（CAS\ RAS\ WE)控制信号组（CS\ CKE)
; F/ D) c% }+ v9 w& d/ n
,再将DATA线即数据信号组（DQ DQS DM)，平均走在两边。一个DIMM有8组DATA线，在同一组中DQS和DM线必须走在一起，然后两边各四条DQ线。因为走在两层相邻的层面，中间没有GND层，所以考虑EMI，要注意两层线不要重叠，这点很重要。
9 K8 m/ `( {: {2 d5 ]: t$ \- b
如果楼主所说的DDR2只有一个DIMM槽，那就走在同一层内层就可以了，没必要走在两层。最好不要走TOP层，TOP层一般布电源，因为有很多BY PASS电容之类的，所以如果走在TOP，干扰还是挺大的。
作者:
阿多
时间:
2010-4-21 12:27
谢谢各位,我的DDR2内存颗粒是直接布在PCB板上的,只有1片,不采用DIMM槽的方式,T
- A! Z. \6 U8 d2 l
OP层一般布电源吗?
6 A* O/ y; s! P- E( k
我看到几块PCB在叠层设计上,顶层也是走信号线,电源放在内层了
作者:
T45524093
时间:
2010-4-29 00:01
向大家学习DDR高速布线
作者:
askhawk
时间:
2010-4-29 19:09
学习了呵呵~!
作者:
mening
时间:
2010-4-30 13:53
分成数据和非数据就行了。
作者:
angela0729
时间:
2010-5-5 16:03
正在学习ddr布线~~感谢分享
作者:
yondyanyu
时间:
2010-5-6 08:24
http://www.docin.com/p-51844948.html
; V" X& {8 {2 R# y5 p3 O! M
R( ^- s& U$ r; n! X4 T
可学习下主板Layout guide!
作者:
flybye
时间:
2010-6-21 13:43
看看论坛里面的帖子
作者:
ayalcy
时间:
2010-6-21 23:59
学习了
9 j$ J* O% ~% P4 f; v# I
顶！！！！！！！！！！！！！！
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2