EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2017-11-29 17:07 编辑 1 N4 _7 L; i- Z' R4 H) L6 _: Y
: u8 x% |) M& H5 i; b7 s
5 ?4 J, G; G. ~$ j! c0 l
& x" K+ k# R1 c7 I% V% ~- N' y
简介
1 P8 }/ u7 U2 g6 i: C) p$ ~; U+ s9 g, rCadence Sigrity解决方案，2012 年Cadence公司以8千万美元收购Sigrity公司，原提供用于IC封装物理设计和电源完整性、信号完整性、设计阶段电磁干扰（EMI）分析的软件: 分析包括芯片、IC封装和印刷电路板在内的设计。原Sigrity公司创建于1997年，凭借在仿真中使用针对电子结构的电磁计算技术和混合求解技术，获得美国国家自然科学基金会奖项。 : u, Y" R7 o) t
Cadence公司收购Sigrity公司之后，对Sigrity 产品线做出一系列整合，更好地支持、对接同一公司下的PCB设计和IC封装设计软件，并且持续地创新和扩展产品技术， 包括： 2015年，Cadence公司发布了Sigrity并行计算4-pack，可以使得PCB精确模型提取验证加速3倍，从而实现高效的产品设计。并且提供兼顾电源效应（power-aware）的系统信号完整性（SI）分析功能，支持全面JEDEC合规检查的LPDDR4分析，以及灵活的软件购买选项。 2016年，Cadence公司扩展了产品组合，提供升级的串行链路分析流程，包括IBIS-AMI建模技术、USB 3.1（Gen 2）合规工具包、以及剪切-缝合（cut-and-stitch）模型提取技术，可将长串行链路分段，分别使用3D全波建模或者混合提取技术建模。 2017年，Cadence Sigrity产品引入了几项专门用于加速PCB电源和信号完整性验收的新功能。与Cisco合作开发的“电源树” （PowerTree™）技术，实现基于团队合作的电源完整性（PI）解决方案，减少设计迭代，加速产品成功上市。 o- v: X9 _3 Z; v
3 z# U9 A* M3 i: B/ m
完整解决方案& c, c0 Q% }, a! M* v
' T$ V% y: _; ~' V; Y
1. Allegro Sigrity串行链路分析解决方案 | 用于分析千兆位级串行链路的完整解决方案
0 R, d t3 i4 w% Z
) w, [7 z1 ^$ C- Q; P W: d核心价值 主要功能/特点
3 V6 H3 k5 s4 n( G" h' m2. Allegro SigritySI Base信号完整性基础解决方案 | 先进的信号质量分析 / L3 R9 d3 C$ n3 G5 w/ j; ]0 f
核心价值
' l2 E$ ~, v) {5 e1 J ]
主要功能/特点
% Y( S' l; [# m9 q集成Allegro Sigrity SI Base和Allegro PCB编辑器 " k* U4 \6 D, K6 O7 [5 p3 B3 t4 K' z
3. AllegroSigrity PI Base 电源完整性基础解决方案 | 实现PI专家和非专家协同合作的电源完整性分析工具
R) |% f* f' o" L5 K核心价值 定位需要更改布局的区域，以提高电源完整性 为PDN分析提供高级建模和PI仿真 在封装或板级仿真PDN PFE有助于去耦电容的选择和放置
4 c0 B' d! U: U% f
' {1 V3 R+ m- I
主要功能/特点 执行一级PI分析 尽早发现设计错误，提高设计一次性成功率 采用以PI为核心的约束条件，缩短设计周期 设计面板与layout分析环境二者紧密集成 准确定位需要修改的物理位置，以提高PDN性能
. b0 Z+ v( p( C! Q- }8 h7 ?
/ G" ]3 W+ o! z, Y' |. H
Allegro技术环境集成Sigrity电源分析技术 " z% s, _; ~3 t+ F) i
4. Allegro Sigrity Power-Aware 兼顾电源的信号完整性解决方案 | 源同步并行总线分析的完整解决方案
$ m% U& W" V, b, T7 X, k核心价值
. s; P5 H' ]+ I# Y6 y, m非理想电源/地仿真（下图）与理想电源/地仿真（上图） - a- @5 A; k/ t% i+ D
5. Allegro Sigrity 电源完整性验收和优化解决方案 | PI专家的签收级AC和DC分析工具 / T; }9 F& ^/ }0 i# c% `2 U
核心价值 PCB和IC封装设计AC及DC PI分析的验收级精确度 可用于单项工具模式或作为一个集成Allegro Sigrity解决方案 设计面板功能方便用户在分析PCB或IC封装的同时查看和修改设计 6 ]& Z% u% f' {: X; E
; N; O9 b5 P* S8 C2 F
主要功能/特点 Allegro设计面板功能可让您在分析Allegro PCB或IC封装设计时查看和修改设计 兼顾热能的分析功能，可以同时考虑器件热和焦耳热 电气评估功能可让您快速对设计的电气质量进行一级评估 与Allegro PCB和IC封装工具的约束管理系统无缝配合 7 @, m" |! `0 h0 O2 y0 ]2 d" A
( q2 Q, u$ |) G. a' d
AllegroSigrity PI 验收和优化解决方案与AllegroSigrity PI Base一起，允许单个用户访问以下的Sigrity专项工具，或使用整合的AllegroSigrity解决方案：" V) n8 Z- A; G+ p+ ]
( { r7 g, |( g1 m$ m! [" |) D1 ~" E
% O7 {$ |/ K& _+ [
将这些Sigrity电源完整性工具集成到一个解决方案中，Allegro Sigrity PI 验收和优化解决方案可使它们与设计面板无缝集成 * z1 u2 L- Y2 ^1 V0 |& w. p4 _8 |8 \
6. Allegro Sigrity 封装评估和提取解决方案 | 完整的IC封装评估和建模解决方案 1 L% A6 V% {$ L/ |
核心价值
% [8 X1 ?* L9 {4 O& S7 k
/ O( D1 G* c. ~! n, }专项工具; D! _! W2 D0 ]$ |7 \% Y
. `1 k6 U* ^. c0 ?& z1. Sigrity PowerSI | 对整个IC封装或PCB进行快速准确的电气分析
& L; v4 c( B6 x/ e
. G: x# Y3 I' ]2 R$ ~! _4 \PowerSI是一款用于高级信号完整性、电源完整性和设计阶段EMI分析的虚拟多端口矢量网络分析器。 支持S参数模型提取、走线阻抗和耦合检查，为整个IC封装和PCB设计提供多种频域分析模式。
( G) _: S- _) R- @3 d# p/ V# n3 }( P2 X
核心价值 市场主导产品，是进行关键PI、SI分析的必选工具 IC封装和PCB结构的高精度建模 单端和混合模式结果及后处理 自适应频率采样和智能结果存储 支持元器件/电路模型且不限制端口数 集成PowerDC™技术，确保直至DC的模型精度 流线型工作流程，简化设置步骤 集成全波和准静态3DEM求解器 2 C* Z4 K. C' s' K
频域SI，PI和EMC " o2 g7 S/ G( f3 [$ A4 k# g% S% G
2. Sigrity PowerDC | 确保供电可靠
) a' t8 I1 ?/ Y$ w8 [4 y# q8 C
) @# {2 {# G$ X' f2 VPowerDC是用于IC封装和PCB设计的高效DC验收解决方案，可进行电/热协同仿真，以最大限度地提高精度，可快速定位压降和电流的热点，自动找到最佳的感应线位置。 * @. R. Y5 G# |
, Q6 y: z K) {2 M核心价值 PCB 和封装领域的第一个也是唯一的集成和自动化电/热协同仿真 持有专利的自动远程感应线定位，可有效节约时间 最快、最准确的压降解决方案 丰富的可视化选项，可快速进行设计改进 独特的可视化方框图结果，支持设计假设（what-if）分析 分块化多板E/T协同仿真 统一管理设置参数 集成 Allegro Sigrity PI 解决方案# ~) S# l# B3 U$ N6 @8 b
+ U$ o/ P3 _% z" ^7 S
多板E/T协同仿真
- p1 ^8 ?1 R; l9 c完整设计流程解决方案$ k- t. M. }& |* Q0 Z! U8 w: \
* P1 J- O/ K) f+ x7 D1. PDN 设计 | 集成布局和分析解决方案的约束驱动设计; W: G9 m) R) A; }
3 Z; C$ F, {6 [: o5 }! t* ~
+ G& n! T) M# e核心价值 基于团队的约束驱动设计流程：PCB布局专家执行一级PI分析，因此PI专家可以专注于高级分析任务 自动化设置AC和DCPI分析，并复用以前的设置，以便快速有效地分析设计变更 使用DRC标记和交叉定位，轻松识别需要满足PDN特定要求的布局布线变更
8 L; y: n: h+ s4 g
2. LPDDR4 完整解决方案 | LPDDR4设计兼顾电源的精确解决方案
: t7 E* D4 A [
+ C7 k% w' c% z1 z核心价值 多协议设计IP 硅级精确兼顾电源的IBIS模型 虚拟参考设计 精确的LPDDR4封装模型 完整的设计流程，以加快PCB分析 0 D0 B. P( W+ t3 t
; H! _4 J# u6 P3. IO-SSO 分析套件 | 您成功仿真所需的所有技术 V6 T8 o) z$ L6 X! B7 \; ?
. G% N7 |1 b" Y
核心价值
0 z$ c" Z" Q/ D; S: H1 E3 U+ i! T& Y: [. X) K5 H* a
" k) D2 b6 w5 J6 y* D! Y* ?6 p欢迎您的评论！% G* P* K; G0 l
( ^. O4 d8 p6 `+ ]/ J2 R6 s/ {您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
" ^. s {4 }; L' Q$ O& ^" N
. ]7 m# K( t7 ?% t2 T7 r0 Q7 @; K6 G: b1 l+ z
| 
/1 
发表于 2017-11-28 21:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2017-11-29 08:57
