EDA365QA 发表于 2017-9-8 09:06 如果需要挖空光耦下面,也不能完全隔离好啊,那不就需要光耦前端走线路径所有层都需要挖空了吗。 j. o( j: e+ q. K8 k) V! A& p ; E- o/ _; U7 ^2 G# } |
菜鸟小泽 发表于 2017-9-12 20:343 ?; |2 Q( o( k& b f 光耦是隔离器件,是靠光电来耦合的不用考虑速率.% }9 M# I0 k7 |9 u |
:hug: |
pcb 发表于 2017-9-13 14:38 |7 ?0 e; Q$ T9 t3 m, ~) M+ X 学习了,谢谢 |
pcb 发表于 2017-9-12 09:55 请问版主该图片列举的光耦器件速率达到了多少,可以作为平时设计的一个参考( z$ W4 G8 o, Q8 a* F& h! [ |
菜鸟小泽 发表于 2017-9-11 20:10 没有绝对的,你规范设计就不容易出问题.: p0 W8 A) k7 p8 T+ ?9 U; C |
EDA365QA 发表于 2017-9-8 09:06 请问该类器件不挖空在内层直接电源隔离是否可取?7 B2 `' `3 j6 d {9 m2 q |
学习了!!! |
look look , study hard |
学习了,很强大!!! |
学习了!!! |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-24 13:22 , Processed in 0.071429 second(s), 45 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050