找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1032|回复: 2
打印 上一主题 下一主题

PADS LAYOUT中能否使用器件或封装规则?

[复制链接]

12

主题

123

帖子

2702

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2702
跳转到指定楼层
1#
发表于 2008-11-27 14:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在PADS LAYOUT中,比如一块有0.8MM   及1.0MM的BGA芯片,我需要的是整板DRC间距为6MILS   而0.8MM BGA区域的DRC间距为4.5MILS  ,我试用在LAYOUT中设置了0.8MM BAG器件及封装规则,但在做DRC检查时,均显示间距不行,过不了啊! 
9 ?/ J% E9 L! ?" m5 d8 P6 K: Y$ j% P& {' j
: ~5 o% f7 |/ x8 Y/ v/ y
请高手指点,有没有遇到过!
$ [. N' R( \, K5 C3 T. M# a" `' D' u1 }, a  I& I
$ K2 [& ~6 O, P/ W2 Y+ s# z4 m; k4 h
thanks!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

12

主题

123

帖子

2702

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2702
2#
 楼主| 发表于 2008-12-3 13:36 | 只看该作者
没人回复看贴啊

0

主题

22

帖子

-8952

积分

未知游客(0)

积分
-8952
3#
发表于 2008-12-3 16:16 | 只看该作者
你把整版的数据调低吧.....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-9 01:46 , Processed in 0.088151 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表