EDA365电子工程师网

标题: Verilog中module调用变量 [打印本页]

作者: madboy 时间: 2016-8-4 11:35
标题: Verilog中module调用变量
如何在一个module中调用另一个module中的reg变量，是否可以调用wire变量？

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)